特許
J-GLOBAL ID：200903056129306182
縦型半導体装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
布施 行夫 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-290765
公開番号（公開出願番号）：特開2001-111050
出願日： 1999年10月13日
公開日（公表日）： 2001年04月20日
要約：
【要約】【課題】 ON抵抗を下げつつ、高耐圧にすることができる縦型MOS電界効果トランジスタを提供することである。【解決手段】 n+型ドリフト領域21中のn型不純物濃度を高くすることにより、ON抵抗を下げている。一方、OFFにおいて、n+型ドリフト領域21中には、接合部23から延びてきた空乏層およびトレンチ19の側面から延びてきた空乏層が広がる。また、p-型シリコン単結晶領域17中には、接合部23から延びてきた空乏層が広がる。以上により、n+型ドリフト領域21およびp-型シリコン単結晶領域17を完全空乏化できるので、縦型MOS電界効果トランジスタ1によれば、耐圧を高くすることができる。
請求項（抜粋）：
縦型半導体装置であって、第1導電型の第1半導体領域、トレンチ、第1導電型の第2半導体領域および第2導電型の第3半導体領域を備え、前記第1半導体領域には、チャネルが形成され、前記第2半導体領域は、第1導電型の不純物が低濃度であり、前記第3半導体領域は、前記トレンチと前記第2半導体領域との間に位置し、前記第3半導体領域は、前記第2半導体領域と接合し、前記第3半導体領域は、キャリアが流れる経路となり、前記第3半導体領域は、第2導電型の不純物が高濃度である、縦型半導体装置。
IPC (2件)：
FI (4件)：
H01L 29/78 652 H
, H01L 29/78 652 K
, H01L 29/78 653 A
, H01L 29/78 658 A
