特許

J-GLOBAL ID：200903056253353555

半導体記憶装置

発明者： 中村 寛 ,  作井 康司 ,  田中 義幸 ,  百冨 正樹 ,  舛岡 富士雄
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平3-290076
公開番号（公開出願番号）：特開平5-067397
出願日： 1991年11月06日
公開日（公表日）： 1993年03月19日
要約：

【要約】【目的】高速読出しが可能で、プリチャージ用の基準電位発生回路を必要としない半導体記憶装置を提供することを目的とする。【構成】複数本ずつのビット線BLとワード線WL、これらの交差部に配置されてワード線WLにより駆動されてビット線BLとの間でデータのやり取りが行われるメモリセルMC、ビット線BLに接続されてワード線WLにより選択されたメモリセルMCのデータを検出するための,二つの入力ノードNode 1,Node2を持つフリップフロップ型ビット線センスアンプS/Aとを備え、かつビット線センスアンプS/Aの二つの入力ノードNode 1,Node 2のプリチャージ電位に微小電位差を与える手段を有する。

請求項（抜粋）：

複数本のビット線と、このビット線と交差して配設された複数本のワード線と、前記ビット線とのワード線の交差位置に配置されてワード線により駆動されてビット線との間でデータのやり取りが行われる書替え可能なメモリセルと、前記ビット線に接続されて前記ワード線により選択されたメモリセルのデータを検出するための,一方がデータ検出ノードとなり他方がダミー検出ノードとなる二つの入力ノードを持つビット線センスアンプと、このビット線センスアンプの二つの入力ノードのプリチャージ電位に微小電位差を与える手段と、を備えたことを特徴とする半導体記憶装置。

IPC (3件)：

G11C 16/06 ,  G11C 11/419 ,  H01L 27/10 481

FI (2件)：

G11C 17/00 309 B ,  G11C 11/34 311