特許
J-GLOBAL ID：200903056373584135
積層形アモルファス・シリコンの形成方法
発明者：
出願人/特許権者：
代理人 (1件)：
萩原 誠
公報種別：公開公報
出願番号（国際出願番号）：特願平9-145548
公開番号（公開出願番号）：特開平10-340864
出願日： 1997年06月03日
公開日（公表日）： 1998年12月22日
要約：
【要約】 (修正有)【課題】 酸化シリコン層ならびに素子全体に対するフッ素原子の影響を低減させ、かつポリサイドと金属配線との間の電気抵抗値を低減させる。【解決手段】 積層形アモルファス・シリコン上に金属シリサイド(metalsilicide)を形成するに際し、半導体基板10上に素子分離領域12を形成してから、半導体基板上に元々は積層形アモルファス・シリコンである少なくとも2層のポリシリコン層16,18,20を形成し、金属シリサイド層22をポリシリコン層の最上層上に堆積して、金属シリサイド層上にゲート領域26をパターン形成し、ゲート領域および素子分離領域をマスクとして半導体基板にイオンを注入しゲート電極26を形成する。
請求項（抜粋）：
積層形アモルファス・シリコン上に金属シリサイドを形成する方法であって、半導体基板上に酸化シリコン層を形成するステップと、前記酸化シリコン層上に元々は積層形アモルファス・シリコンである少なくとも2層のポリシリコン層を形成するステップと、前記ポリシリコン層上に金属シリサイド層を形成するステップと、前記金属シリサイド層上に複数のゲート電極領域をパターン形成するステップと、前記金属シリサイド層および前記ポリシリコン層ならびに前記酸化シリコン層のパターン形成されていない部分をエッチング除去するステップとを具備することを特徴とする積層形アモルファス・シリコンの形成方法。
IPC (3件)：
H01L 21/28 301
, H01L 21/3205
, H01L 29/78
H01L 21/28 301 D
, H01L 21/88 Q
, H01L 29/78 301 G
