特許
J-GLOBAL ID：200903056408343187

半導体装置の製造方法、電気光学装置の製造方法、電子機器の製造方法、半導体装置、電気光学装置および電子機器

発明者：
広島 安

広島 安 について


出願人/特許権者：
セイコーエプソン株式会社

セイコーエプソン株式会社 について


代理人 (3件)： 稲葉 良幸 ,  田中 克郎 ,  大賀 眞司
公報種別：公開公報
出願番号（国際出願番号）：特願2007-285996
公開番号（公開出願番号）：特開2009-117455
出願日： 2007年11月02日
公開日（公表日）： 2009年05月28日
要約：
【課題】半導体装置の特性を向上させる。特に、遮光膜を用いながら貼り合わせ精度の向上を図ることのできる半導体装置の製造方法を提供する。【解決手段】半導体装置を、支持基板(10S)上の全面に遮光性膜(13)を堆積する工程と、支持基板上の全面に堆積された遮光性膜上に絶縁膜(15)を堆積する工程と、絶縁膜(15)上に半導体基板を貼り合わせる工程と、半導体基板を薄膜化し、半導体膜(20)を形成する工程と、遮光性膜、絶縁膜および半導体膜を、連続してパターニングする工程と、半導体膜(20P)上に半導体素子を形成する工程と、により形成する。かかる方法によれば、遮光性膜を支持基板上の全面に堆積する(デポ膜とする)ことで、その表面が平坦な状態で半導体基板と貼り合わせることが可能となり、貼り合わせ精度の向上を図ることができる。【選択図】図2
請求項（抜粋）：
支持基板上の全面に遮光性膜を堆積する工程と、 前記支持基板上の全面に堆積された前記遮光性膜上に絶縁膜を堆積する工程と、 前記絶縁膜上に半導体基板を貼り合わせる工程と、 前記半導体基板を薄膜化し、半導体膜を形成する工程と、 前記半導体膜上に半導体素子を形成する工程と、 を有することを特徴とする半導体装置の製造方法。
IPC (6件)：
H01L 21/336 ,  H01L 29/786 ,  H01L 21/02 ,  H01L 27/12 ,  H01L 21/762 ,  G09F 9/30
FI (6件)：
H01L29/78 627D ,  H01L29/78 627C ,  H01L29/78 619B ,  H01L27/12 B ,  H01L21/76 D ,  G09F9/30 338
Fターム (72件)：
5C094AA16 ,  5C094AA31 ,  5C094AA42 ,  5C094AA55 ,  5C094BA03 ,  5C094BA43 ,  5C094CA19 ,  5C094DA12 ,  5C094EB10 ,  5C094ED15 ,  5C094FB14 ,  5C094GB10 ,  5F032AA06 ,  5F032AA11 ,  5F032AA91 ,  5F032CA09 ,  5F032CA17 ,  5F032DA02 ,  5F032DA07 ,  5F032DA21 ,  5F032DA23 ,  5F032DA25 ,  5F032DA30 ,  5F032DA33 ,  5F032DA53 ,  5F032DA60 ,  5F032DA71 ,  5F032DA74 ,  5F032DA78 ,  5F110AA16 ,  5F110AA18 ,  5F110AA21 ,  5F110BB02 ,  5F110CC02 ,  5F110DD03 ,  5F110DD12 ,  5F110DD13 ,  5F110DD17 ,  5F110EE04 ,  5F110EE09 ,  5F110EE44 ,  5F110EE45 ,  5F110FF02 ,  5F110FF23 ,  5F110FF29 ,  5F110FF30 ,  5F110GG02 ,  5F110GG12 ,  5F110GG39 ,  5F110HJ01 ,  5F110HJ13 ,  5F110HJ14 ,  5F110HJ23 ,  5F110HL03 ,  5F110HL04 ,  5F110HL07 ,  5F110HL23 ,  5F110HM15 ,  5F110NN04 ,  5F110NN23 ,  5F110NN27 ,  5F110NN35 ,  5F110NN45 ,  5F110NN46 ,  5F110NN48 ,  5F110NN53 ,  5F110NN54 ,  5F110NN55 ,  5F110NN73 ,  5F110QQ11 ,  5F110QQ17 ,  5F110QQ19
引用特許：
出願人引用 (1件)

前のページに戻る

TOP

BOTTOM