特許
J-GLOBAL ID：200903056454020228
半導体装置及びその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
山本 秀策
公報種別：公開公報
出願番号（国際出願番号）：特願平10-058612
公開番号（公開出願番号）：特開平11-260934
出願日： 1998年03月10日
公開日（公表日）： 1999年09月24日
要約：
【要約】【課題】 異なる仕事関数を有する材料で構成されたゲート電極の使用によって、閾値電圧の異なるトランジスタが容易に混在され得る半導体装置を提供する。【解決手段】 半導体基板に素子分離領域を形成する工程と、該半導体基板の上に第1の絶縁膜及び多結晶シリコン膜を形成し、該第1の絶縁膜及び多結晶シリコン膜を所定の形状にパターニングして、第1のMOSトランジスタのゲート電極を形成する工程と、該半導体基板を覆うように金属膜を形成し、該金属膜を所定の形状にパターニングして、第2のMOSトランジスタのゲート電極を形成する工程と、を包含する半導体装置の製造方法によって、多結晶シリコンから形成された多結晶シリコンゲート電極を有する第1のMOSトランジスタと、少なくとも1種類以上の金属から形成された金属ゲート電極を有する第2のMOSトランジスタと、を備え、該第1及び第2のMOSトランジスタの両方が同一のウエル内に設けられている半導体装置を形成する。
請求項（抜粋）：
多結晶シリコンから形成された多結晶シリコンゲート電極を有する第1のMOSトランジスタと、少なくとも1種類以上の金属から形成された金属ゲート電極を有する第2のMOSトランジスタと、を備えており、該第1及び第2のMOSトランジスタの両方が同一のウエル内に設けられている、半導体装置。
IPC (4件)：
H01L 21/8234
, H01L 27/088
, H01L 29/43
, H01L 29/786
H01L 27/08 102 C
, H01L 29/62 G
, H01L 29/78 613 A
, H01L 29/78 613 Z
, H01L 29/78 617 L
, H01L 29/78 617 M
, H01L 29/78 621
