特許
J-GLOBAL ID：200903056538174204
半導体装置及びその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
稲垣 清
公報種別：公開公報
出願番号（国際出願番号）：特願平10-104563
公開番号（公開出願番号）：特開平11-298001
出願日： 1998年04月15日
公開日（公表日）： 1999年10月29日
要約：
【要約】【課題】 チャネル領域の不純物濃度の制御によることなく、同一基板上に良好な特性を有する完全空乏型MOSFETと部分空乏型MOSFETとを有する半導体装置及びその製造方法を提供する。【解決手段】 本半導体装置10は、素子分離膜4によって素子分離された完全空乏型SOI・MOSFET12と部分空乏型SOI・MOSFET14とを同一SOI基板上に備えている。SOI基板は、シリコン基板1上に埋込酸化膜2及びSOI層3を順次有する。完全空乏型MOSFETでは、ゲート酸化膜5の膜厚TOX1=8nmであり、SOI層3の膜厚TSOI 1=56nmであり、チャネル領域のボロン濃度NA1=3×1017cm-3である。一方、部分空乏型MOSFETでは、ゲート酸化膜5の膜厚TOX2=12nmであり、SOI層3の膜厚TSOI 2=59nmであり、チャネル領域のボロン濃度NA2=5×1017cm-3である。
請求項（抜粋）：
部分空乏型SOI・MOSFETと完全空乏型SOI・MOSFETとを同一基板上に備えた半導体装置において、完全空乏型SOI・MOSFETのゲート酸化膜の膜厚、SOI層の膜厚及びチャネル領域の不純物濃度が、部分空乏型SOI・MOSFETのゲート酸化膜の膜厚、SOI層の膜厚及びチャネル領域の不純物濃度より、それぞれ、小さな値であることを特徴とする半導体装置。
引用特許：
前のページに戻る
