特許

J-GLOBAL ID：200903056605295321

半導体装置の配線構造

発明者： 大竹 敏和
出願人/特許権者： 日本電気アイシーマイコンシステム株式会社
代理人 (1件)： 熊谷 雄太郎
公報種別：公開公報
出願番号（国際出願番号）：特願平4-274372
公開番号（公開出願番号）：特開平6-125012
出願日： 1992年10月13日
公開日（公表日）： 1994年05月06日
要約：

【要約】【目的】 他層配線間の導通不良をなくし、配線層が増えても配線領域や自動配線の配線性が低下することなく、高集積、高歩留で信頼性の高い半導体装置を提供する。【構成】 上層スルーホール7の直下に設けられた下層スルーホール5の少なくとも対向する辺のどちらか一方の幅が、下層スルーホール5を開口した後に埋設される導電材料の厚さの約2倍以下となる下層のスルーホール5を備えている。それによって、他層配線間の導通不良なく、また配線層が増えても配線領域や自動配線の配線性が低下することなく、高集積、高歩留で信頼性が向上する。

請求項（抜粋）：

多層配線構造を有する半導体装置において、上層のスルーホールの直下に設けられた下層のスルーホールの少なくとも対向する辺のどちらか一方の幅が前記下層スルーホール開口部に埋設した導電材料の厚さの約2倍以下となる前記下層スルーホールを備えることを特徴とする半導体装置の配線構造。

IPC (2件)：

H01L 21/90 ,  H01L 21/28

引用特許：

審査官引用 (3件)

• 特開昭59-169154
  
• 特開昭62-130543
  
• 集積回路装置およびその製造方法
  公報種別：公開公報   出願番号：特願平4-058624   出願人：富士通株式会社