特許
J-GLOBAL ID：200903056776333361

乗算方法および乗算回路

発明者：
西指 真納

西指 真納 について

, 
九郎丸 俊一

九郎丸 俊一 について


出願人/特許権者：
松下電器産業株式会社

松下電器産業株式会社 について


代理人 (1件)： 宮井 暎夫
公報種別：公開公報
出願番号（国際出願番号）：特願平10-078695
公開番号（公開出願番号）：特開平10-333883
出願日： 1998年03月26日
公開日（公表日）： 1998年12月18日
要約：
【要約】【課題】 処理量を増大させることなく、丸め込み処理が施された乗算結果を用いる処理に対して、ユーザー所望の適切な丸め位置での丸め込み処理を実現する。【解決手段】 丸め込み信号生成手段105は、乗算処理による乗算結果の任意の切り出しビット範囲の最下位ビットと基準切り出しビット範囲の最下位ビットとの差に対応したシフトビット数信号108を基に、乗算処理による乗算結果の任意の切り出しビット範囲の最下位ビットの隣接下位ビットに加える丸め込み用数値からなる丸め込み信号106を生成する。加算手段109で乗算手段103による乗算結果104と丸め込み信号106とを加算して丸め込み処理後の乗算結果110を得る。丸め込み処理後の乗算結果110は、レジスタ111に格納された後、バレルシフタ112によってシフトビット数信号108が示すビット数の分だけシフトされ、シフト結果格納レジスタ113へ出力される。
請求項（抜粋）：
乗算命令によって得られる乗数と被乗数とを乗算する乗算処理と、前記乗算処理による乗算結果の任意の切り出しビット範囲の最下位ビットと基準切り出しビット範囲の最下位ビットとの差に対応したシフトビット数信号を基に、前記乗算処理による乗算結果の任意の切り出しビット範囲の最下位ビットの隣接下位ビットに加える丸め込み用数値からなる丸め込み信号を生成する丸め込み信号生成処理と、前記乗算処理による乗算結果と前記丸め込み信号とを加算することにより丸め込み処理後の乗算結果を作成する加算処理と、前記シフトビット数信号が示すシフトビット数の分だけ前記丸め込み処理後の乗算結果をシフトさせることにより前記丸め込み処理後の乗算結果を前記任意の切り出しビット範囲で切り出させるシフト処理とを含む乗算方法。
IPC (2件)：
G06F 7/38 ,  G06F 7/52 310
FI (2件)：
G06F 7/38 B ,  G06F 7/52 310 Z
引用特許：
審査官引用 (6件)
全件表示

前のページに戻る

TOP

BOTTOM