特許
J-GLOBAL ID：200903056807166051

電気光学装置、駆動方法および電子機器

発明者：
石井 良

石井 良 について


出願人/特許権者：
三洋エプソンイメージングデバイス株式会社

三洋エプソンイメージングデバイス株式会社 について


代理人 (3件)： 上柳 雅誉 ,  藤綱 英吉 ,  須澤 修
公報種別：公開公報
出願番号（国際出願番号）：特願2005-177305
公開番号（公開出願番号）：特開2006-350053
出願日： 2005年06月17日
公開日（公表日）： 2006年12月28日
要約：
【課題】 画素毎に1ビットのメモリ回路を有する構成において階調表示を実現する。【解決手段】 画素110は、画素電極118と共通電極108とで液晶105を挟持した液晶素子150のほか、データビットを保持するメモリ回路120と、メモリ回路120に保持されたデータビットがHレベルである場合に、階調制御信号G#の論理反転信号を出力する一方、保持されたデータビットがLレベルである場合に、Hレベル信号を出力するNAND回路130と、NAND回路130による出力信号の論理レベルに応じて、液晶素子150をオンさせる信号Vonまたはオフさせる信号Voffを選択して、画素電極118に印加する選択回路140とを有する。階調制御信号G#は、パルス幅変調されているので、メモリ回路120に保持されたデータビットがHレベルであれば、画素電極118には、信号VonとVoffとが階調制御信号G#のパルス幅に応じて比率で印加される。【選択図】 図2
請求項（抜粋）：
複数の画素を有する電気光学装置であって、 前記画素毎に、 1ビットを保持する第1メモリ回路と、 前記第1メモリ回路に保持されたビットの論理レベルが一方である場合に、前記複数の 画素をまとめたブロック毎に供給される階調制御信号のうち、当該画素が属するブロック に供給された階調制御信号の電圧または電流の実効値にしたがった階調表示となり、 前記ビットの論理レベルが他方である場合には、当該ビットにしたがってオンまたはオ フの表示となる電気光学素子と、 を具備することを特徴とする電気光学装置。
IPC (3件)：
G09G 3/36 ,  G09G 3/20 ,  G09G 3/00
FI (10件)：
G09G3/36 ,  G09G3/20 624B ,  G09G3/20 621E ,  G09G3/20 631B ,  G09G3/20 641A ,  G09G3/20 642J ,  G09G3/20 660P ,  G09G3/00 V ,  G09G3/20 611A ,  G09G3/20 660U
Fターム (52件)：
2H093NA16 ,  2H093NC13 ,  2H093NC26 ,  2H093NC34 ,  2H093ND39 ,  5C006AA02 ,  5C006AA08 ,  5C006AA15 ,  5C006AA22 ,  5C006AC11 ,  5C006AC21 ,  5C006AC28 ,  5C006AF03 ,  5C006AF04 ,  5C006AF42 ,  5C006AF43 ,  5C006AF44 ,  5C006AF67 ,  5C006AF69 ,  5C006AF72 ,  5C006BB14 ,  5C006BB16 ,  5C006BC06 ,  5C006BC12 ,  5C006BC22 ,  5C006BC23 ,  5C006BF02 ,  5C006BF11 ,  5C006BF14 ,  5C006BF24 ,  5C006BF26 ,  5C006BF27 ,  5C006FA48 ,  5C006FA56 ,  5C080AA06 ,  5C080AA10 ,  5C080BB06 ,  5C080CC03 ,  5C080CC07 ,  5C080DD26 ,  5C080EE02 ,  5C080EE17 ,  5C080EE25 ,  5C080EE29 ,  5C080EE30 ,  5C080FF11 ,  5C080GG12 ,  5C080JJ01 ,  5C080JJ02 ,  5C080JJ03 ,  5C080JJ04 ,  5C080KK07
引用特許：
出願人引用 (2件) 審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM