特許

J-GLOBAL ID：200903056830556592

シリアルパラレル変換回路

発明者： 古賀 誠 ,  岡島 義憲
出願人/特許権者： 富士通株式会社
代理人 (1件)： 土井 健二 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-131477
公開番号（公開出願番号）：特開平10-322224
出願日： 1997年05月21日
公開日（公表日）： 1998年12月04日
要約：

【要約】【課題】少ないフリップフロップ数で、消費電流が少なく高速ラッチ可能なシリアルパラレル変換回路を提供する。【解決手段】入力クロックに同期してシリアルに入力する複数のデータを、同一位相でパラレルに出力するシリアルパラレル変換回路において、複数のデータの入力タイミングにそれぞれ同期した複数のラッチ用クロックを生成するパルス生成回路と、複数のラッチ用クロックに応じて複数のデータを順番にラッチする複数の保持用フリップフロップと、複数のデータの最後のデータが入力される時に同期した最後のラッチ用クロックに応じて保持用フリップフロップが保持する複数のデータ及び最後に入力されるデータを並列にラッチする複数の出力ラッチ用フリップフロップとを有することを特徴とする。

請求項（抜粋）：

入力クロックに同期してシリアルに入力する複数のデータを、同一位相でパラレルに出力するシリアルパラレル変換回路において、前記複数のデータの入力タイミングにそれぞれ同期した複数のラッチ用クロックを生成するパルス生成回路と、前記複数のラッチ用クロックに応じて、前記複数のデータを順番にラッチする複数の保持用フリップフロップと、前記複数のデータの最後のデータが入力される時に同期した最後のラッチ用クロックに応じて、前記保持用フリップフロップが保持する前記複数のデータ及び前記最後に入力されるデータを並列にラッチする複数の出力ラッチ用フリップフロップとを有することを特徴とするシリアルパラレル変換回路。

IPC (2件)：

H03M 9/00 ,  H03K 3/037

FI (2件)：

H03M 9/00 C ,  H03K 3/037 Z

引用特許：

審査官引用 (3件)

• 直並列変換回路
  公報種別：公開公報   出願番号：特願平5-145885   出願人：三菱電機株式会社
• 特開昭57-132244
  
• 特開昭57-132244