特許
J-GLOBAL ID：200903057012294007

半導体装置の製造方法

発明者：
冨田 健一

冨田 健一 について

, 
八尋 和之

八尋 和之 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (1件)： 鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-068188
公開番号（公開出願番号）：特開2000-269209
出願日： 1999年03月15日
公開日（公表日）： 2000年09月29日
要約：
【要約】【課題】Cu埋め込み配線上へP-SiN膜を成膜した時あるいは成膜した後におけるブリスタ不良の発生を防止する。【解決手段】半導体ウエハ上にCuを主成分とする金属配線23を形成する工程と、この後、金属配線上にシリコンを含む絶縁膜26を成膜する直前に、水素または水素および窒素を含み、かつ、シリコンを含まない第1のガスと、窒素を含み、かつ、シリコンを含まない第2のガスとの混合ガスによって誘起されたプラズマ雰囲気に金属配線の表面を晒す工程とを具備する。
請求項（抜粋）：
半導体ウエハ上にCuを主成分とする金属配線を形成する工程と、この後、前記金属配線上にシリコンを含む絶縁膜を成膜する直前に、水素または水素および窒素を含み、かつ、シリコンを含まない第1のガスと、窒素を含み、かつ、シリコンを含まない第2のガスとの混合ガスによって誘起されたプラズマ雰囲気に前記金属配線の表面を晒す工程とを具備することを特徴とする半導体装置の製造方法。
IPC (3件)：
H01L 21/318 ,  H01L 21/28 ,  H01L 21/3205
FI (3件)：
H01L 21/318 B ,  H01L 21/28 K ,  H01L 21/88 K
Fターム (44件)：
4M104BB04 ,  4M104DD16 ,  4M104DD23 ,  4M104DD37 ,  4M104DD64 ,  4M104DD75 ,  4M104DD78 ,  4M104DD86 ,  4M104EE06 ,  4M104EE12 ,  4M104EE14 ,  4M104EE17 ,  4M104GG13 ,  4M104HH09 ,  5F033HH11 ,  5F033MM01 ,  5F033MM15 ,  5F033PP15 ,  5F033QQ08 ,  5F033QQ09 ,  5F033QQ12 ,  5F033QQ15 ,  5F033QQ37 ,  5F033QQ48 ,  5F033QQ73 ,  5F033QQ75 ,  5F033QQ85 ,  5F033RR03 ,  5F033RR04 ,  5F033RR06 ,  5F033RR08 ,  5F033SS04 ,  5F033SS15 ,  5F033TT02 ,  5F033XX14 ,  5F033XX17 ,  5F058BA10 ,  5F058BC08 ,  5F058BC11 ,  5F058BE10 ,  5F058BF07 ,  5F058BF23 ,  5F058BF30 ,  5F058BJ02
引用特許：
審査官引用 (1件)
  • 銅相互接続構造の形成方法
    公報種別：公開公報   出願番号：特願平11-363949   出願人：インターナショナル・ビジネス・マシーンズ・コーポレイション

前のページに戻る

TOP

BOTTOM