特許
J-GLOBAL ID：200903057032169357
電子部品の電極形成方法およびその方法に用いられるジグ
発明者：
,
出願人/特許権者：
代理人 (1件)：
岡田 全啓
公報種別：公開公報
出願番号（国際出願番号）：特願平6-251454
公開番号（公開出願番号）：特開平8-088421
出願日： 1994年09月19日
公開日（公表日）： 1996年04月02日
要約：
【要約】【目的】 成膜時の基板の温度上昇を抑制して基板の損傷を防止すると共に、電気的特性の劣化を防止し、信頼性に富んだ電子部品の電極形成方法およびその方法に用いられるジグを提供する。【構成】 この発明は、スパッタリング工法により電子部品の基板に電極を形成する方法であって、基板となるワーク80と、位置決め部材36を有する位置決めベース板22と、位置決め用孔56,膜形成孔48,50などを有する第1の成膜パターンマスク板24と、位置決め用孔70,膜形成孔68を有する第2の成膜パターンマスク板26とを準備し、それから、位置決めベース板22と協働して、第1および第2の成膜パターンマスク板24および26間にワーク80を挟持してワークを所定の位置に配置して、スパッタリングによりワーク80の表面および裏面に、選択的に電極を形成する方法である。
請求項（抜粋）：
スパッタリング処理により電子部品の基板に電極となる膜を形成するための電子部品の電極形成方法であって、前記基板となるワークを準備する工程、位置決め部材を有する位置決めベース板を準備する工程、前記位置決め部材が挿入される位置決め用孔および前記ワークの表面および裏面に前記膜を形成するための膜形成孔を有する第1の成膜パターンマスク板および第2の成膜パターンマスク板を準備する工程、前記位置決めベース板の前記位置決め部材を前記第1の成膜パターンマスク板および前記第2の成膜パターンマスク板の前記位置決め孔に挿通すると共に、前記位置決めベース板と協働して、前記第1の成膜パターンマスク板および前記第2の成膜パターンマスク板の間に前記ワークを挟持し、前記ワークを所定の位置に配置する工程、および前記第1の成膜パターンマスク板および前記第2の成膜パターンマスク板の表面側からスパッタリング処理を施す工程を含む、電子部品の電極形成方法。
IPC (5件)：
H01L 41/22
, C23C 14/34
, H01G 13/00 391
, H01L 21/285
, H03H 3/02
