特許

J-GLOBAL ID：200903057038836363

半導体集積回路およびその配線方法

発明者： 高梨 剛
出願人/特許権者： 日本電気アイシーマイコンシステム株式会社
代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-070630
公開番号（公開出願番号）：特開平11-274305
出願日： 1998年03月19日
公開日（公表日）： 1999年10月08日
要約：

【要約】【課題】実デバイスにおけるメガマクロの誤動作を未然に防止することができるとともに、チップサイズの縮小化を図ることのできる半導体集積回路およびその配線方法を提供する。【解決手段】チップ4内にメガマクロ1を含んで構成される半導体集積回路において、当該チップ4のレイアウト配線工程には、前記メガマクロ1に固有のメガマクロ配線2および所定の仮想ダミー配線3を配置し、これらのメガマクロ配線2と仮想ダミー配線3を含む配線負荷容量を参照して、当該メガマクロ1の動作検証を行うメガマクロ設計工程101と、チップ4に、前記メガマクロ設計工程101における動作検証終了後のメガマクロ1を配置するとともに、チップ配線5と前記仮想ダミー配線3に対応するダミー配線6とを配置して、当該チップ1の動作検証を行うチップ設計工程102が包含されている。

請求項（抜粋）：

チップ内にメガマクロを含んで構成される半導体集積回路において、前記メガマクロの領域内に、当該メガマクロ固有のメガマクロ配線および前記チップ内に配置されるチップ配線とともに、所定のダミー配線が配置されることを特徴とする半導体集積回路。

IPC (3件)：

H01L 21/82 ,  H01L 27/04 ,  H01L 21/822

FI (2件)：

H01L 21/82 W ,  H01L 27/04 D

引用特許：

審査官引用 (2件)

• 論理回路検証方法
  公報種別：公開公報   出願番号：特願平4-338743   出願人：川崎製鉄株式会社
• 自動配置配線方法
  公報種別：公開公報   出願番号：特願平7-293427   出願人：株式会社日立製作所