半導体素子

発明者： , , ,
出願人/特許権者：
代理人 (1件)：大貫進介 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-038895
公開番号（公開出願番号）：特開平8-241996
出願日： 1996年01月31日
公開日（公表日）： 1996年09月17日
要約：

【要約】【課題】静電放電(ESD)保護トランジスタ18を備えた半導体素子を提供する。【解決手段】 ESD保護トランジスタ18はハロー領域34,36を有し、このハロー領域の導電型は、隣接するソースおよびドレイン領域34,36の導電型と反対である。一実施例では、ESD保護トランジスタ18は、厚型フィールド酸化物(TFO)トランジスタである。場合によって、ハロー領域34,36はイオン注入工程を用いて形成されるが、余分なマスクを用いる必要はない。ハロー領域34,36によってESD保護トランジスタ18の降伏電圧を調節することができるので、それが保護する素子がESD現象による影響を受ける前に、ESD保護トランジスタ18をオンにすることができる。ハロー領域34,36を用いることにより、素子領域の拡大や、保護対象回路のAC特性への悪影響を回避することができる。これらは、従来技術における欠点であった。

請求項（抜粋）：

フィールド誘電体静電放電(ESD)保護トランジスタ(18)を有する半導体素子であって:第1導電型を有するソース領域(42);前記第1導電型を有するドレイン領域(40);前記ソースおよびドレイン領域間に位置するベース領域(52);前記第1導電型と反対の第2導電型を有する少なくとも1つのハロー領域(34,36)であって:前記ソース領域(42)および前記ドレイン領域(40)から成る群から選択された1つの領域に隣接して位置し;前記ベース領域(52)内の少なくとも一部に達する、前記少なくとも1つのハロー領域(34,36);および厚さが少なくとも1000オングストロームのゲート誘電体層(26);から成ることを特徴とする半導体素子。

IPC (4件)：

H01L 29/78 , H01L 27/06 , H01L 21/8234 , H01L 27/088

FI (3件)：

H01L 29/78 301 K , H01L 27/06 311 C , H01L 27/08 102 F

引用特許：

審査官引用 (7件)

特開昭62-069661
特開平2-001983
特開平2-271674

全件表示

前のページに戻る