特許
J-GLOBAL ID:200903057076958618
半導体装置のパターン形成方法
発明者:
出願人/特許権者:
代理人 (1件):
宮井 暎夫
公報種別:公開公報
出願番号(国際出願番号):特願平4-017543
公開番号(公開出願番号):特開平5-218023
出願日: 1992年02月03日
公開日(公表日): 1993年08月27日
要約:
【要約】【目的】 チタン膜を反射防止膜として用いた場合に、不要なフォトレジスト膜を除去するレジストアッシング時にチタン膜が酸素プラズマで不均一に酸化され、反射率が半導体基板面内で不均一になったり、配線の信頼性を低下させることを防ぐ。【構成】 配線層となるアルミニウム合金膜4上に形成したチタン膜5上に窒化チタン膜6を形成した後に、この窒化チタン膜6上にフォトレジスト膜7を形成し、このフォトレジスト膜7をフォトマスク8を用いて配線形状にパターニングする。【効果】 チタン膜の上に窒化チタン膜を積層することにより、不要となったフォトレジスト膜7を除去するレジストアッシング時に、チタン膜が酸素プラズマにさらされることがなく、チタン膜の酸化を防ぐことができる。
請求項(抜粋):
半導体基板上に設けられた配線層上にチタン膜を形成する工程と、このチタン膜上に窒化チタン膜を形成する工程と、この窒化チタン膜上にフォトレジスト膜を形成する工程と、フォトリソグラフィ法で前記フォトレジスト膜を配線形状にパターニングする工程と、この配線形状にパターニングしたフォトレジスト膜をマスクにして前記窒化チタン膜,前記チタン膜および前記配線層をエッチングする工程とを含む半導体装置のパターン形成方法。
IPC (2件):
H01L 21/3205
, H01L 21/027
FI (4件):
H01L 21/88 C
, H01L 21/30 361 T
, H01L 21/30 361 R
, H01L 21/88 N
引用特許:
審査官引用 (6件)
-
特開平3-240234
-
特開平1-253256
-
特開平2-237108
-
特開平2-178932
-
半導体装置
公報種別:公開公報
出願番号:特願平4-026029
出願人:ヤマハ株式会社
-
特開平4-056226
全件表示
前のページに戻る