特許

J-GLOBAL ID：200903057254578824

炭化珪素半導体装置の製造方法

発明者： 竹内 有一
出願人/特許権者： 株式会社デンソー
代理人 (3件)： 伊藤 洋二 ,  三浦 高広 ,  水野 史博
公報種別：公開公報
出願番号（国際出願番号）：特願2008-005109
公開番号（公開出願番号）：特開2009-170558
出願日： 2008年01月14日
公開日（公表日）： 2009年07月30日
要約：

【課題】SiC基板1にデバイスを形成するための第1のトレンチ2およびアライメントマークとして利用するための第2のトレンチ4を形成し、第1のトレンチ2内および第2のトレンチ4内にエピタキシャル層6を成長させた際にもアライメントマークとして利用することができるようにするSiC半導体装置の製造方法を提供する。【解決手段】第1のトレンチ2の立体角が第2のトレンチ4の立体角より大きくなるように第1のトレンチ2および第2のトレンチを形成する。これにより、エピタキシャル層6を成長させた際に、第1のトレンチ2の底部の成長レートを第2のトレンチ4の底部の成長レートより大きくすることができる。このため、SiC基板1の表面を平坦化した際に、第2のトレンチ4が形成されていた部分に表面が凹まされた凹部7が形成されている状態にすることができ、この凹部7をアライメントマークとして利用することができる。【選択図】図1

請求項（抜粋）：

デバイスが形成される第1の領域と、前記第1の領域にデバイスが形成される際に使用されるアライメントマークが形成される第2の領域とを同一基板上に有する炭化珪素半導体基板(1)を用意する工程と、 前記炭化珪素半導体基板(1)のうち、前記第1の領域に第1のトレンチ(2)を形成すると共に、前記第2の領域に第2のトレンチ(4)を形成する工程と、 前記第1のトレンチ(2)内および第2のトレンチ(4)内にエピタキシャル層(6)を成長させる工程と、 前記エピタキシャル層(6)のうち前記炭化珪素半導体基板(1)の表面に堆積した部分を除去して前記エピタキシャル層(6)を前記第1のトレンチ(2)内および前記第2のトレンチ(4)内に残すことにより、前記炭化珪素半導体基板(1)の表面を平坦化する工程と、を有する炭化珪素半導体装置の製造方法であって、 前記第1のトレンチ(2)および前記第2のトレンチ(4)を形成する工程では、前記炭化珪素半導体基板(1)のうち、前記第1のトレンチ(2)が形成されることにより構成された開口部を第1の開口部(3)、前記第2のトレンチ(4)が形成されることにより構成された開口部を第2の開口部(5)とし、前記第1のトレンチ(2)の底面の中心とを中心とする球の表面積のうち前記第1のトレンチ(2)の底面の中心から前記第1の開口部(3)の端部を通る半直線にて切り取られる部分を第1の立体角、前記第2のトレンチ(4)の底面の中心を中心とする球の表面積のうち前記第2のトレンチ(4)の底面の中心から前記第2の開口部(5)の端部を通る半直線にて切り取られる部分を第2の立体角として、前記第1の立体角が前記第2の立体角より大きくなるように前記第1のトレンチ(2)および前記第2のトレンチ(4)の深さおよび、前記第1の開口部(3)および前記第2の開口部(5)の形状を設定し、 前記エピタキシャル層(6)を成長させる工程では、前記炭化珪素半導体基板(1)の表面を平坦化する工程において、前記炭化珪素半導体基板(1)のうち前記第2のトレンチ(4)が形成されていた部分に前記炭化珪素半導体基板(1)の表面が凹まされた凹部(7)が形成されるように前記エピタキシャル層(6)の膜厚を設定することを特徴とする炭化珪素半導体装置の製造方法。

IPC (5件)：

H01L 21/027 ,  H01L 29/78 ,  H01L 21/20 ,  H01L 21/336 ,  H01L 29/12

FI (6件)：

H01L21/30 522 ,  H01L29/78 652H ,  H01L21/20 ,  H01L29/78 658G ,  H01L29/78 658E ,  H01L29/78 652T

Fターム (7件)：

5F046EA11 ,  5F046EA12 ,  5F046EA23 ,  5F152LL03 ,  5F152MM04 ,  5F152NN05 ,  5F152NQ02

引用特許：

出願人引用 (1件)

• 半導体基板の製造方法
  公報種別：公開公報   出願番号：特願2002-221778   出願人：富士電機ホールディングス株式会社