特許
J-GLOBAL ID：200903057299701457
冗長回路付き半導体装置及びその製造方法
発明者：
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願平7-205410
公開番号（公開出願番号）：特開平9-036240
出願日： 1995年07月18日
公開日（公表日）： 1997年02月07日
要約：
【要約】【目的】 短いエッチング時間で、所要のヒューズ窓を開口でき、パッシベーション膜の健全性を保持して信頼性が高く、しかも生産性に優れた冗長回路付き半導体装置を得ること。【構成】 半導体基板1上に冗長回路の配線層3と層間絶縁膜4〜6とパッシベーション層10とを順に積層した冗長回路付きの半導体装置において、層間絶縁膜4、5に貫通形成されたコンタクトホール20、21に導電体22、23を埋め込むことにより、冗長回路の配線層3と導通する冗長回路のヒューズ部をスタックコンタクト構造に形成し、この冗長回路用ヒューズ部と対応するパッシベーション層10のみにヒューズ窓11を形成し、ヒューズ窓11のエッチング深さを浅くする。
請求項（抜粋）：
半導体基板上に冗長回路の配線層と多層配線用の絶縁層及びパッシベーション層が順に積層された冗長回路付き半導体装置において、前記多層配線用の各絶縁層に前記冗長回路用の配線層に達するコンタクトホールを形成し、前記コンタクトホールに前記冗長回路用の配線層に導通する冗長回路配線を形成し、前記冗長回路配線の上層に位置する前記パッシベーション層にヒューズ窓を形成した、ことを特徴とする冗長回路付き半導体装置。
FI (2件)：
H01L 21/82 R
, H01L 21/82 F
