特許
J-GLOBAL ID:200903057350468126

PLL回路

発明者:
出願人/特許権者:
公報種別:公開公報
出願番号(国際出願番号):特願平7-084141
公開番号(公開出願番号):特開平8-288845
出願日: 1995年04月10日
公開日(公表日): 1996年11月01日
要約:
【要約】【目的】 入力する基準信号の周波数が変化したときのクロック周波数が安定するまでの収束時間を短くしたPLL回路を提供することを目的としている。【構成】 基準信号と1/N分周器4よりの比較信号との位相差を検出する位相比較部1と、LPF2と、VCO3と、該VCOよりのクロック信号を1/N分周する1/N分周器4とで構成するPLL回路において、周波数に対応した電圧Vcsを予め生成する複数の初期電圧生成部5と、前記電圧Vcsと前記LPFよりのVCO制御電圧Vcとを切り換えてVCOに入力する第1のセレクタ6と、前記基準信号の周波数を判別する周波数判別部7と、該周波数判別結果から、周波数の変化を検出する周波数変化検出部8と、前記判別結果ならびに周波数変化検出結果から前記第1のセレクタの切り換え制御信号および前記1/N分周器のリセット信号を一定時間出力する制御信号発生部9とを設けた。
請求項(抜粋):
入力する基準信号と1/N分周器よりの比較信号の位相を比較して位相差検出信号を出力する位相比較部と、前記位相差検出信号を積分して高周波成分を除去するLPF(ループフィルタ)と、該LPFで積分されたVCO制御電圧に応じた周波数のクロック信号を発生するVCO(電圧制御発振器)と、該VCOよりのクロック信号を1/N分周する前記1/N分周器とで構成するPLL回路において、予め、入力する基準信号の周波数に対応したVCO制御電圧に相当する電圧を生成する複数の初期電圧生成部と、該初期電圧生成部よりの電圧と前記LPFよりのVCO制御電圧とを切り換えてVCOに入力する第1のセレクタと、前記入力する基準信号の周波数を判別する周波数判別部と、該周波数判別部の判別結果から、周波数が変化したことを検出する周波数変化検出部と、前記判別結果ならびに周波数変化検出結果から前記第1のセレクタの切り換え制御信号および前記1/N分周器をリセットするリセット信号を一定時間出力する制御信号発生部とを設けてなることを特徴とするPLL回路。
引用特許:
審査官引用 (6件)
  • 特開平4-356820
  • 特開平4-111532
  • 特開昭63-197118
全件表示

前のページに戻る