特許

J-GLOBAL ID：200903057511299800

高出力電界効果トランジスタ

発明者： 高橋 英匡
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 高橋 詔男 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-317497
公開番号（公開出願番号）：特開平11-150126
出願日： 1997年11月18日
公開日（公表日）： 1999年06月02日
要約：

【要約】【課題】 FET間の同期現象によるミリ波寄生発振を抑制した高出力FETを提供する。【解決手段】 ドレイン電極パッド32に接続されるオープンスタブ11を半導体基板上に形成する。より具体的には、発振周波数の半導体基坂上でのλ/4の電気長で、かつ発振の定在波の空間距離とは異なる間隔で形成した複数のオープンスタブを形成する。このミリ波寄生発振周波数のλ/4のオープンスタブにより形成されるショート面を、定常発振パターンの空間距離とは異なる距離でドレインバスバー上に形成することにより、発振の定在波を抑制するものである。

請求項（抜粋）：

半導体基板の表面部に形成された活性領域上に交互に1つずつ配置された複数のドレインフィンガー電極およびソースフィンガ一電極と、隣接する前記ドレインフィンガー電極およびソースフィンガー電極の各間にそれぞれ1つずつ配置された複数のゲートフィンガー電極と、前記活性領域の外側に配置され、前記複数のドレインフィンガー電極を連結するドレイン電極パッドと、前記活性領域を間に挟んで前記ドレイン電極パッドと対向して配置され、前記複数のゲートフィンガー電極を連結する前記ゲートバスバーおよび該ゲートバスバーに接続されるゲート電極パッドと、前記活性領域から離れて配置され、前記ソースフィンガー電極を連結するソース電極パッドと、前記半導体基板の裏面に設けられた第1の導体層と、前記ソース電極パッドと前記半導体基板の裏面に設けられた第1の導体層との間に設けられたバイアホールと、前記バイアホール内に形成され、前記ソース電極パッドと前記第1の導体層とを接続する第2の導体層と、前記ドレイン電極パッドに接続された複数のオープンスタブとを具備すること特徴とする高出力電界効果トランジスタ。

IPC (3件)：

H01L 21/338 ,  H01L 29/812 ,  H03F 3/60

FI (3件)：

H01L 29/80 L ,  H03F 3/60 ,  H01L 29/80 U

引用特許：

審査官引用 (1件)

• 電界効果トランジスタ
  公報種別：公開公報   出願番号：特願平8-103519   出願人：日本電気株式会社