特許

J-GLOBAL ID：200903057529904972

半導体不揮発性記憶装置

発明者： 徳 重 芳
出願人/特許権者： 株式会社東芝
代理人 (1件)： 佐藤 一雄 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-182453
公開番号（公開出願番号）：特開平10-027484
出願日： 1996年07月11日
公開日（公表日）： 1998年01月27日
要約：

【要約】【課題】 NOR型メモリセルアレイとNAND型メモリセルアレイとを別チップに搭載しており、実装効率が低かった。【解決手段】 カラムアドレス信号を外部から入力されてN本のビット線BLのいずれかを選択するカラムデコーダ11、カラムデコーダ11により選択されたビット線BLから読み出されたデータを増幅して読み出し、又は外部から与えられたデータをカラムデコーダ11により選択されたビット線BLに転送するセンスアンプ及び書き込み回路12、ビット線BL方向に、それぞれ少なくとも一つ配置されたNOR型メモリセルブロック13及びNAND型メモリセルブロック14を備え、NOR型メモリセルブロック13はランダムにアクセスされてセンスアンプ及び書き込み回路12によってデータの読み出し又は書き込みが行われ、NAND型メモリセルブロック14はビット線BLよりシリアルにアクセスされてセンスアンプ及び書き込み回路12によってデータの読み出し又は書き込みが行われる。

請求項（抜粋）：

カラムアドレス信号を外部から入力されて、N(Nは2以上の整数)本のビット線のいずれかを選択するカラムデコーダと、前記カラムデコーダにより選択されたビット線から転送されてきたデータを増幅して読み出し、又は外部から与えられたデータを前記カラムデコーダにより選択されたビット線に転送するセンスアンプ及び書き込み回路と、前記ビット線方向に、それぞれ少なくとも一つ配置されたNOR型メモリセルブロック及びNAND型メモリセルブロックとを備え、前記NOR型メモリセルブロックはランダムにアクセスされて前記センスアンプ及び書き込み回路によってデータの読み出し又は書き込みが行われ、前記NAND型メモリセルブロックはN本の前記ビット線よりシリアルにアクセスされて前記センスアンプ及び書き込み回路によってデータの読み出し又は書き込みが行われることを特徴とする半導体不揮発性記憶装置。

IPC (2件)：

G11C 16/02 ,  G11C 16/06

FI (2件)：

G11C 17/00 307 A ,  G11C 17/00 309 Z

引用特許：

審査官引用 (3件)

• 特開平2-094198
  
• 半導体メモリ装置
  公報種別：公開公報   出願番号：特願平5-129814   出願人：沖電気工業株式会社
• 特開平4-103095