特許

J-GLOBAL ID：200903057534550453

半導体装置

発明者： 東田 祥史
出願人/特許権者： ローム株式会社
代理人 (1件)： 河村 洌
公報種別：公開公報
出願番号（国際出願番号）：特願平11-103276
公開番号（公開出願番号）：特開2000-294770
出願日： 1999年04月09日
公開日（公表日）： 2000年10月20日
要約：

【要約】【課題】 L負荷などに伴い瞬時に逆方向のサージが加わっても、トランジスタセルを破壊させないで、その破壊耐量を向上させるMOSFETを提供する。【解決手段】 ドレイン領域とされるn- 形半導体層1の表面にp形のボディ領域2が複数個設けられ、その複数個のそれぞれのボディ領域2の周辺にn形不純物が導入されてソース領域3が形成され、その表面にゲート酸化膜5を介してゲート電極6が設けられることにより複数個のトランジスタセルTが形成されている。トランジスタセルTのソース領域3およびボディ領域2に接続してソース電極12が設けられている。また、半導体層1の表面には、ボディ領域2とは別に少なくとも2個のp形拡散領域7、8が形成されており、p形拡散領域7にもソース電極12が接続されており、ボディ領域2同士の間隔aよりもp形拡散領域7、8同士の間隔dが広くなるようにp形拡散領域が形成されている。

請求項（抜粋）：

(a)ドレイン領域とされる第1導電形の半導体層と、(b)該半導体層の表面に第2導電形のボディ領域が複数個設けられ、該複数個のそれぞれのボディ領域の周辺に第1導電形不純物が導入されてソース領域とされ、該ソース領域と前記半導体層との間に挟まれる前記ボディ領域の表面にゲート酸化膜を介して設けられるゲート電極により形成される複数個のトランジスタセルと、(c)前記第1導電形の半導体層の表面に前記ボディ領域とは別に形成される少なくとも2個の第2導電形拡散領域と、(d)前記トランジスタセルのソース領域およびボディ領域に接続して設けられるソース電極とからなり、前記第2導電形拡散領域に前記ソース電極が接続され、かつ、前記トランジスタセルのボディ領域同士の間隔より前記第2導電形拡散領域同士の間隔が広くなるように前記第2導電形拡散領域が形成されてなる半導体装置。

引用特許：

審査官引用 (3件)

• 半導体装置
  公報種別：公開公報   出願番号：特願平4-256671   出願人：日本電気株式会社
• 特開平4-000767
  
• 特開平4-000767