特許

J-GLOBAL ID：200903057551285712

半導体チップの実装構造及びその構造を使用した液晶表示装置

発明者： 星野 真一
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 木森 有平
公報種別：公開公報
出願番号（国際出願番号）：特願2001-288061
公開番号（公開出願番号）：特開2003-100982
出願日： 2001年09月21日
公開日（公表日）： 2003年04月04日
要約：

【要約】【課題】 ガラス基板に半導体チップの駆動もしくは制御するための配線を成膜する場合においても配線抵抗を低く抑えることができ、狭額縁でかつ表示品質の良い液晶表示装置が得られるようにする。【解決手段】 半導体チップを駆動もしくは制御するための配線6の一部6bは、複数の半導体チップに使用される共通配線6bとして、並んで実装される複数の半導体チップの下を通るようにガラス基板2に成膜され、上記共通配線6bの上に実装される半導体チップには、共通配線6b毎に複数箇所で接続するように接続端子11Bを設ける一方、半導体チップの筐体内に上記共通配線6bと並列に接続するチップ内配線10が設けられている。

請求項（抜粋）：

ガラス基板に複数の半導体チップが実装されるとともに半導体チップを駆動もしくは制御するための配線が成膜されている半導体チップの実装構造において、上記ガラス基板に実装された半導体チップを駆動もしくは制御するための配線が半導体チップの筐体内にチップ内配線として設けられて、上記ガラス基板に成膜されている配線と並列に接続されていることを特徴とする半導体チップの実装構造。

IPC (9件)：

H01L 25/04 ,  G02F 1/1345 ,  G09F 9/00 346 ,  G09F 9/00 348 ,  G09F 9/30 310 ,  G09F 9/30 330 ,  G09F 9/35 ,  H01L 21/60 311 ,  H01L 25/18

FI (8件)：

G02F 1/1345 ,  G09F 9/00 346 A ,  G09F 9/00 348 C ,  G09F 9/30 310 ,  G09F 9/30 330 Z ,  G09F 9/35 ,  H01L 21/60 311 R ,  H01L 25/04 Z

Fターム (30件)：

2H092GA50 ,  2H092GA60 ,  2H092JA24 ,  2H092NA27 ,  2H092NA28 ,  2H092NA29 ,  5C094AA15 ,  5C094AA43 ,  5C094AA44 ,  5C094AA53 ,  5C094BA03 ,  5C094BA43 ,  5C094DB01 ,  5C094EA04 ,  5C094EA05 ,  5C094EA07 ,  5C094EB02 ,  5F044KK06 ,  5F044KK09 ,  5F044QQ00 ,  5G435AA17 ,  5G435AA18 ,  5G435BB12 ,  5G435CC09 ,  5G435EE37 ,  5G435EE40 ,  5G435EE42 ,  5G435EE47 ,  5G435KK05 ,  5G435KK09

引用特許：

審査官引用 (2件)

• 表示装置及びこれに使用されるICチップ
  公報種別：公開公報   出願番号：特願平7-192823   出願人：株式会社東芝
• 表示装置の電極構造
  公報種別：公開公報   出願番号：特願平4-101166   出願人：三洋電機株式会社