特許
J-GLOBAL ID:200903057588938252
低温焼成セラミック回路基板
発明者:
出願人/特許権者:
公報種別:公開公報
出願番号(国際出願番号):特願2001-097957
公開番号(公開出願番号):特開2002-299822
出願日: 2001年03月30日
公開日(公表日): 2002年10月11日
要約:
【要約】【課題】 焼結開始温度の異なる2種類の誘電体層を一体的に焼成しても、基板表面からビアホール導体の突起を抑えることができる回路基板を提供する。【解決手段】 異なる2種類の第1、第2の誘電体層1a、1b、2a〜2cを積層するとともに、第1、第2の誘電体層1a、1b、2a〜2cの内部に、それぞれ誘電体層の厚みを貫く、Agを主成分とする第1、第2のビアホール導体31、32を配置した低温焼成セラミック回路基板10であって、第2の誘電体層2a〜2cは、第1の誘電体層1a、1bに比べて焼結開始温度が高く、かつ第1のビアホール導体31はAg系材料に対してMoO3を2〜5重量部含有するとともに、第2のビアホール導体32はAg系材料に対してRu2Oを2〜5重量部含有した。
請求項(抜粋):
焼結開始温度が異なる2種類の第1、第2の誘電体層を積層するとともに、前記第1、第2の誘電体層の層間に内部配線導体を配置し、且つ第1の誘電体層に第1のビアホール導体を、第2の誘電体層に第2のビアホール導体を夫々配置して成る低温焼成セラミック回路基板であって、前記第2の誘電体層は、第1の誘電体層に比べて焼結開始温度が高く、且つ前記第1のビアホール導体は、Ag系導体材料にMoO3を含有するとともに、前記第2のビアホール導体はRu2Oを含有することを特徴とする低温焼成セラミック回路基板。
IPC (4件):
H05K 3/46
, C04B 35/495
, H01L 23/14
, H05K 1/09
FI (7件):
H05K 3/46 H
, H05K 3/46 N
, H05K 3/46 S
, H05K 3/46 T
, H05K 1/09 A
, C04B 35/00 J
, H01L 23/14 M
Fターム (69件):
4E351AA07
, 4E351BB01
, 4E351BB31
, 4E351BB49
, 4E351CC12
, 4E351CC22
, 4E351CC31
, 4E351DD05
, 4E351DD17
, 4E351DD20
, 4E351DD21
, 4E351DD31
, 4E351DD32
, 4E351DD34
, 4E351DD41
, 4E351DD47
, 4E351EE02
, 4E351GG01
, 4E351GG03
, 4G030AA10
, 4G030AA16
, 4G030AA20
, 4G030AA27
, 4G030AA29
, 4G030AA32
, 4G030AA36
, 4G030AA37
, 4G030AA40
, 4G030AA61
, 4G030BA09
, 4G030BA12
, 4G030CA03
, 4G030CA08
, 4G030GA19
, 4G030GA27
, 4G030HA01
, 4G030HA04
, 4G030HA12
, 4G030HA18
, 4G030HA25
, 5E346AA02
, 5E346AA05
, 5E346AA12
, 5E346AA13
, 5E346AA15
, 5E346AA32
, 5E346AA33
, 5E346AA43
, 5E346AA51
, 5E346CC21
, 5E346CC31
, 5E346CC35
, 5E346CC39
, 5E346DD02
, 5E346DD13
, 5E346DD34
, 5E346EE24
, 5E346EE25
, 5E346EE27
, 5E346EE29
, 5E346FF05
, 5E346FF18
, 5E346FF45
, 5E346GG04
, 5E346GG06
, 5E346GG08
, 5E346GG09
, 5E346HH11
, 5E346HH31
引用特許:
前のページに戻る