メモリアクセス制御装置

発明者：
出願人/特許権者：
代理人 (1件)：三好秀和 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-052526
公開番号（公開出願番号）：特開平6-266616
出願日： 1993年03月12日
公開日（公表日）： 1994年09月22日
要約：

【要約】 (修正有)【目的】科学技術計算を効率的に実行できることが望まれる超並列計算機にも適用可能な、コストパフォーマンスの高いメモリアクセス装置を提供する。【構成】メモリアクセス制御装置は、連続アクセスに対する高速な転送バイト幅を持つメモリと、このメモリに対してアクセス要求を発生するマスタ装置との間の制御を行うメモリアクセス装置であって、アドレス保持手段と、2のn乗バイト以上の容量がありデータの記憶及び読出しの高速記憶手段と、アドレス領域に対するメモリ読みだし要求が前記マスタ装置から発生されたときに、上位ビットがアドレス保持手段に保持される値と一致しないときには、当該アドレスをアドレス保持手段に保持し、下位mビットを0にしたアドレスから連続する2のm乗バイトのデータを前記メモリから読み出して高速記憶手段に記憶し、構成される。

請求項（抜粋）：

連続アクセスに対する高速な転送バイト幅を持つメモリと、このメモリに対してアクセス要求を発生するマスタ装置との間の制御を行うメモリアクセス装置であって、アドレスを保持するアドレス保持手段と、2のn乗バイト以上の容量がありデータの記憶及び読出しを高速に行う高速記憶手段と、アドレスから始まる領域に対するメモリ読みだし要求が前記マスタ装置から発生されたときに、当該アドレスの下位m(m≦n)ビットを除く上位ビットがアドレス保持手段に保持される値と一致しないときには、当該アドレスをアドレス保持手段に保持し、アドレス保持手段に保持される値の下位mビットを0にしたアドレスから連続する2のm乗バイトのデータを前記メモリから読み出して高速記憶手段に記憶し、メモリ読みだし要求のあったデータが高速記憶手段に存在するときは当該高速記憶手段に記憶されるデータをマスタ装置に返送する制御部とを有することを特徴とするメモリアクセス制御装置。

IPC (2件)：

G06F 12/08 , G06F 12/00 562

引用特許：

審査官引用 (8件)

特開平4-160661
特開平2-018645
特開平1-292453

全件表示

前のページに戻る