特許
J-GLOBAL ID：200903057763680077

多ノードSCIコンピュータシステムの経路指定方法

発明者：
ブリアン・ディー・ホーナング

ブリアン・ディー・ホーナング について

, 
ブリアン・ディー・マリエッタ

ブリアン・ディー・マリエッタ について


出願人/特許権者：
ヒューレット・パッカード・カンパニー

ヒューレット・パッカード・カンパニー について


代理人 (1件)： 上野 英夫
公報種別：公開公報
出願番号（国際出願番号）：特願平9-278276
公開番号（公開出願番号）：特開平10-124472
出願日： 1997年09月25日
公開日（公表日）： 1998年05月15日
要約：
【要約】多次元ノードすなわちプロセッサ構成は線形アレイ内の同数のノードをより小さな形態に構成することを可能にし、それによって最も離れたノード/プロセッサ間の通信における待ち時間の問題を解決する。この多次元構成はノードの間に複数の経路を設けることも可能とする。この機能は、ノードの1つが停止したとき、システム内の他のノードに到達するのに利用可能な他の経路が常に少なくとも1つは存在するようにすることでシステムの残存可能性を大幅に向上させる。したがって、システムはランし続けることができ、停止したその1つのノードの資源のみが失われる。すべてのノードが機能しているときには、第1の経路指定規則群によってノードアレイ中の出所ノードと宛先ノードとの間の通信の移動が規制される。1つのノードが機能していないとき、第2の規則群が第1の規則群に置き替わる、あるいはこれを変更する。
請求項（抜粋）：
それぞれが少なくとも1つのプロセッサを有するノードの行およびコラムを有する2次元アレイと、複数のSCI規格インターフェースリングとを有し、各行のノードはSCIリングのうちの少なくとも1つによってリンクされ、各コラムのノードはSCIリングのうちの少なくとも1つによってリンクされることを特徴とする多重プロセッサコンピュータシステム。
IPC (3件)：
G06F 15/16 470 ,  H04L 12/42 ,  H04L 12/56
FI (3件)：
G06F 15/16 470 Z ,  H04L 11/00 330 ,  H04L 11/20 102 D
引用特許：
審査官引用 (3件)
  • 特開平2-240765
  • 特開昭61-289746
  • プロセッサ間ルーティング方式
    公報種別：公開公報   出願番号：特願平6-248441   出願人：株式会社東芝, 技術研究組合新情報処理開発機構

前のページに戻る

TOP

BOTTOM