電界効果トランジスタ

発明者：
出願人/特許権者：
代理人 (1件)：工藤実 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-091541
公開番号（公開出願番号）：特開平11-289081
出願日： 1998年04月03日
公開日（公表日）： 1999年10月19日
要約：

【要約】【課題】相互コンダクタンスおよびキャリア移動度を劣化させることなくキャリア密度を高くしたヘテロ接合電界効果トランジスタを提供すること【解決手段】基板上に形成され、電子親和力が異なる2層以上の半導体層からなる半導体ヘテロ接合を有する電界効果トランジスタにおいて、半導体層は、2次元電子ガスが存在する半導体ヘテロ接合層を2層以上含み、かつソース-ドレイン間チャネルの少なくとも一部区間に属する部分領域において、複数本の細線構造8を、ソース-ドレイン間の電流を遮断しない方向に沿って設け、かつ細線構造8の上面と側面を、ショットキー接合ゲートにより連続的に覆い、かつ上記ゲートを含めた前記複数本の細線構造8の各側壁の少なくとも一部領域を、互いに他と空間的に分離したことを特徴とする電界効果トランジスタが提供される。キャリアとして、正孔を使用するものや、ゲートとしてpn接合を使用する電界効果トランジスタも提供される。

請求項（抜粋）：

基板上に形成された半導体積層構造上に形成されたソース電極とドレイン電極と、前記半導体積層構造から形成され、前記ソース電極と前記ドレイン電極間で前記基板表面に沿って延びる少なくとも1つの細線構造からなるチャンネルと、前記細線構造は、電子親和力が異なる2層以上の半導体層からなる複数の半導体ヘテロ接合を有し、前記ソース電極と前記ドレイン電極間から離れて前記細線構造の上部と両側面の少なくとも一部を覆うように形成されたゲート電極とを具備する電界効果トランジスタ。

IPC (4件)：

H01L 29/778 , H01L 21/338 , H01L 29/812 , H01L 29/06

FI (2件)：

H01L 29/80 H , H01L 29/06

引用特許：

審査官引用 (2件)

半導体装置の製造方法
公報種別：公開公報出願番号：特願平4-161299 出願人：三洋電機株式会社
特開平3-052262

前のページに戻る