特許
J-GLOBAL ID：200903057814449073
半導体装置及びその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
鈴木 章夫
公報種別：公開公報
出願番号（国際出願番号）：特願平8-168949
公開番号（公開出願番号）：特開平10-022467
出願日： 1996年06月28日
公開日（公表日）： 1998年01月23日
要約：
【要約】【課題】 スタックト容量において下部電極の表面に凹凸を形成すると、下部電極中の不純物が半導体基板の拡散層に拡散され、トランジスタ特性の劣化が生じ易い。【解決手段】 シリコン基板1に層間膜2を形成し、かつこの層間膜にコンタクトホール3を開口し、このコンタクトホール内に窒化チタンのバリア膜7を形成し、その上に下部電極9を形成する。下部電極9の表面に凹凸を形成した上で容量絶縁膜10を形成し、さらに上部電極11を形成する。下部電極の表面凹凸と、その不純物濃度を高めることで実効容量値を増大することができる。また、不純物はバリア膜7によって拡散層への拡散が阻止されるため、トランジスタ特性の劣化が防止できる。
請求項（抜粋）：
半導体基板の表面に形成された絶縁膜上に形成され、前記絶縁膜に開口されたコンタクトホールを通して前記半導体基板に設けられている拡散層に電気接続される下部電極と、この下部電極の表面に形成される容量絶縁膜と、この容量絶縁膜上に形成される上部電極とで構成される容量部を備える半導体装置において、前記下部電極の表面には凹凸が形成され、かつ前記下部電極と拡散層との間には不純物の透過を阻止するバリア膜が存在することを特徴とする半導体装置。
IPC (4件)：
H01L 27/108
, H01L 21/8242
, H01L 27/04
, H01L 21/822
H01L 27/10 621 Z
, H01L 27/04 C
