特許
J-GLOBAL ID:200903058014084677

半導体レーザの製造方法

発明者:
出願人/特許権者:
代理人 (1件): 秋田 収喜
公報種別:公開公報
出願番号(国際出願番号):特願平7-231595
公開番号(公開出願番号):特開平9-083060
出願日: 1995年09月08日
公開日(公表日): 1997年03月28日
要約:
【要約】【課題】 メサ構造の高さを特に低くすることなく、メサ構造の側面上部での電流ブロック層の異常成長を抑制することが可能な半導体レーザの製造方法を提供すること。【解決手段】 主面の結晶面が(100)となる化合物半導体基板主面に、バッファ層、活性層、クラッド層、キャップ層を順次堆積させて積層構造を形成する工程と、メサ構造を形成するための選択成長膜からなるマスクを形成する工程と、前記積層構造の両側を前記マスクを用いてエッチングし、前記活性層より上部の一部もしくは全部が逆メサ形状となり、前記活性層を含む下部がストライプ状となるメサ構造を形成する工程と、前記メサ構造の両側を有機金属気相成長法により成長させた化合物半導体からなる電流ブロック層で埋め込む工程と、前記マスクを除去する工程とを具備する。
請求項(抜粋):
主面の結晶面が(100)となる化合物半導体基板主面に、バッファ層、活性層、クラッド層、キャップ層を順次堆積させて積層構造を形成する工程と、メサ構造を形成するための選択成長膜からなるマスクを形成する工程と、前記積層構造の両側を前記マスクを用いてエッチングし、前記活性層より上部の一部もしくは全部が逆メサ形状となり、前記活性層を含む下部がストライプ状となるメサ構造を形成する工程と、前記メサ構造の両側を有機金属気相成長法により成長させた化合物半導体からなる電流ブロック層で埋め込む工程と、前記マスクを除去する工程とを具備することを特徴とする半導体レーザの製造方法。
引用特許:
審査官引用 (3件)

前のページに戻る