特許
J-GLOBAL ID:200903058069172737

半導体記憶装置

発明者:
出願人/特許権者:
代理人 (1件): 山本 秀策
公報種別:公開公報
出願番号(国際出願番号):特願平9-024169
公開番号(公開出願番号):特開平10-223776
出願日: 1997年02月06日
公開日(公表日): 1998年08月21日
要約:
【要約】【課題】信号線の数が少なく、かつトランジスタを駆動するゲート電圧を十分に低くしても、データディスターブを招かずに済む半導体記憶装置を提供する。【解決手段】データを書き込みデータノード5nに与え、かつ駆動電圧-Vpをワードノード7nに印加して、書き込みMOSトランジスタ6をオンにし、データを蓄積MOSトランジスタ3のゲートG3に書き込み、このデータに応じて蓄積MOSトランジスタ3をオン又はオフにする。データを読み出すときには、駆動電圧Vnをワードノード7nに印加して、読み出しMOSトランジスタ4をオンにする。このとき、ゲートG3のデータに応じて蓄積MOSトランジスタ3がオンとなっていれば、基準電位ノード1nの基準電位VDDが読み出しデータノード2nに供給される。また、データに応じて蓄積MOSトランジスタ3がオフとなっていれば、基準電位VDDが読み出しデータノード2nに供給されない。
請求項(抜粋):
基準電位と読み出しデータノード間に、蓄積スイッチング素子及び読み出しスイッチング素子を直列接続して挿入し、書き込みデータノードと蓄積スイッチング素子のゲート間に、読み出しスイッチング素子とは相補的に動作する書き込みスイッチング素子を挿入し、読み出しスイッチング素子及び書き込みスイッチング素子の各ゲートをワードノードに共に接続し、ワードノードの信号によって、読み出しスイッチング素子及び書き込みスイッチング素子を相補的に動作させる半導体記憶装置。
IPC (2件):
H01L 21/8242 ,  H01L 27/108
引用特許:
審査官引用 (4件)
全件表示

前のページに戻る