特許
J-GLOBAL ID：200903058291162278

電界効果トランジスタ及びその製造方法

発明者：
宇野沢 浩精

宇野沢 浩精 について


出願人/特許権者：
日本電気株式会社

日本電気株式会社 について


代理人 (1件)： 天野 広
公報種別：公開公報
出願番号（国際出願番号）：特願平11-114621
公開番号（公開出願番号）：特開2000-307102
出願日： 1999年04月22日
公開日（公表日）： 2000年11月02日
要約：
【要約】【課題】電界効果トランジスタにおける位相歪みを解消する。【解決手段】半絶縁性GaAs基板1とアンドープGaAsバッファ層2との間には、半絶縁性GaAs基板1とアンドープGaAsバッファ層2との界面におけるn型残留不純物をp型不純物で補償するp型不純物プレーナドーピング層120が形成されており、このp型不純物プレーナドーピング層120p型不純物濃度は、1E16cm-3≦(p型不純物濃度-半絶縁性GaAs基板1とアンドープGaAsバッファ層2との界面におけるn型残留不純物の濃度)≦1E17cm-3の範囲内に設定される。
請求項（抜粋）：
半絶縁性GaAs基板上にアンドープGaAsバッファ層、アンドープAlGaAsバッファ層、アンドープGaAsバッファ層及びn型GaAsチャネル層を順次積層した構造のエピタキシャル基板を有する電界効果トランジスタにおいて、前記半絶縁性GaAs基板と前記アンドープGaAsバッファ層との間には、前記半絶縁性GaAs基板と前記アンドープGaAsバッファ層との界面におけるn型残留不純物をp型不純物で補償する第一バッファ層が形成されていることを特徴とする電界効果トランジスタ。
IPC (3件)：
H01L 29/778 ,  H01L 21/338 ,  H01L 29/812
FI (2件)：
H01L 29/80 H ,  H01L 29/80 U
Fターム (25件)：
5F102FA02 ,  5F102FA10 ,  5F102GB01 ,  5F102GB02 ,  5F102GC01 ,  5F102GD01 ,  5F102GJ05 ,  5F102GK08 ,  5F102GL05 ,  5F102GM06 ,  5F102GN05 ,  5F102GQ01 ,  5F102GR04 ,  5F102GR09 ,  5F102GS02 ,  5F102GS04 ,  5F102GT04 ,  5F102GT05 ,  5F102GV07 ,  5F102GV08 ,  5F102HA13 ,  5F102HC01 ,  5F102HC04 ,  5F102HC07 ,  5F102HC30
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM