特許
J-GLOBAL ID：200903058351645800

半導体基板の製造方法

発明者：
小池 正好

小池 正好 について

, 
永井 誠二

永井 誠二 について


出願人/特許権者：
豊田合成株式会社

豊田合成株式会社 について


代理人 (1件)： 小西 富雅
公報種別：公開公報
出願番号（国際出願番号）：特願平11-368752
公開番号（公開出願番号）：特開2001-185495
出願日： 1999年12月27日
公開日（公表日）： 2001年07月06日
要約：
【要約】【目的】 サファイアの上に膜厚のGaN層を成長させ、当該GaN層に熱歪を生じさせずに両者を分離して良質のGaN基板を得る。【構成】 サファイア上に融点1064°CのAu層を介して当該Au層の融点未満で厚膜のGaN層を成長させ、その後試料の温度をAu層の融点以上に昇温しAu層を融解させておいてサファイアとGaN層とを分離する。
請求項（抜粋）：
第1の層の上に第2の層を介して半導体層を形成し、前記半導体層を形成したときの第1の環境と異なる第2の環境であって、前記第1の層及び/又は前記半導体層に対する第2の層の結合力を低下させる第2の環境下、又は当該第2の環境を経た後において前記半導体層を分離し、かつ、前記第1の環境から前記第2の環境までの間、前記半導体層には前記第1の層との熱膨張係数の相違に基づく歪みが実質的に加わっていないことを特徴とする半導体基板の製造方法。
IPC (5件)：
H01L 21/205 ,  C23C 16/34 ,  H01L 21/02 ,  H01L 33/00 ,  H01S 5/323
FI (5件)：
H01L 21/205 ,  C23C 16/34 ,  H01L 21/02 B ,  H01L 33/00 C ,  H01S 5/323
Fターム (44件)：
4K030AA11 ,  4K030BA01 ,  4K030BA08 ,  4K030BA38 ,  4K030BA55 ,  4K030CA05 ,  4K030DA08 ,  4K030FA10 ,  4K030LA14 ,  5F041AA40 ,  5F041CA34 ,  5F041CA40 ,  5F041CA65 ,  5F041CA67 ,  5F041CA77 ,  5F045AA04 ,  5F045AA18 ,  5F045AA19 ,  5F045AB09 ,  5F045AB14 ,  5F045AB17 ,  5F045AB18 ,  5F045AB32 ,  5F045AB40 ,  5F045AD08 ,  5F045AD14 ,  5F045AF03 ,  5F045AF04 ,  5F045AF07 ,  5F045AF09 ,  5F045AF10 ,  5F045AF20 ,  5F045BB11 ,  5F045CA09 ,  5F045DA53 ,  5F045DA55 ,  5F045GH08 ,  5F045HA16 ,  5F073CA02 ,  5F073CB02 ,  5F073DA05 ,  5F073DA07 ,  5F073DA16 ,  5F073DA35
引用特許：
審査官引用 (3件)

前のページに戻る

TOP

BOTTOM