特許
J-GLOBAL ID:200903058419604783

受光素子回路及び受光素子回路アレイ

発明者:
出願人/特許権者:
代理人 (1件): 宮田 金雄 (外3名)
公報種別:公開公報
出願番号(国際出願番号):特願平8-242265
公開番号(公開出願番号):特開平10-093358
出願日: 1996年09月12日
公開日(公表日): 1998年04月10日
要約:
【要約】【課題】 画素からの出力極性を制御できる感度可変受光素子回路及びそのアレイについて、構造の単純化、出力のばらつき抑制、データからのオフセット除去、消費電力の抑制、機能の付加等を目的とする。【解決手段】 横方向のライン上に並ぶ受光素子回路57の制御端子は、制御ライン78を共有しており、縦方向のライン上に並ぶ受光素子回路57は、それぞれ2本の電流出力ライン58、59を共有する。各画素の中では光電変換素子の電位を電流に変換し、またはその電位をメモリ用の容量に蓄え、各行毎に58、59のラインを選択して出力される。この二つの出力の差を、相殺回路で取ることにより、縦方向の画素間演算を行う。またこの相殺回路79、80は各列に二つ配置され、それに接続される出力端子76、77も二つある。二つの水平走査回路74、75によって、各列の出力をどちらの出力端子から読み出すかを選択し、それぞれの出力に重みをつけながら足し合わせることによって横方向の画素間演算を行う。
請求項(抜粋):
光を吸収し、制御電圧に応じた光電流を正または負の出力信号として外部に取り出す受光素子と、前記出力信号を制御するミラー回路からなる差動増幅器とを備えた受光素子回路であって、前記ミラー回路内の正出力用端子の接続される素子に直列に配設され、前記ミラー回路からの出力に同期して制御される読み出し制御手段とを備えたことを特徴とする受光素子回路。
IPC (7件):
H03F 3/08 ,  H01L 27/146 ,  H04B 10/28 ,  H04B 10/26 ,  H04B 10/14 ,  H04B 10/04 ,  H04B 10/06
FI (3件):
H03F 3/08 ,  H01L 27/14 A ,  H04B 9/00 Y
引用特許:
審査官引用 (4件)
全件表示

前のページに戻る