特許

J-GLOBAL ID：200903058445635158

半導体装置及びその製造方法

発明者： 坂本 寿博 ,  北原 宏良
出願人/特許権者： 株式会社東芝
代理人 (2件)： 日向寺 雅彦 ,  竹村 壽
公報種別：公開公報
出願番号（国際出願番号）：特願2007-196359
公開番号（公開出願番号）：特開2009-032967
出願日： 2007年07月27日
公開日（公表日）： 2009年02月12日
要約：

【課題】ディープトレンチアイソレーション(DTI)形状の素子分離領域の寄生容量を低減した半導体装置及びその製造方法を提供する。【解決手段】高濃度不純物拡散半導体層1、半導体活性層2が積層された半導体基板10に素子分離領域が形成されている。素子分離領域は、順テーパ形状部13及び下部に繋がるボーイング形状部からなるディープトレンチ15であり、前記順テーパ形状部と前記ボーイング形状部との境界面は高濃度不純物拡散半導体層1内に配置されている。ディープトレンチ15には酸化膜が埋め込まれ、ボーイング形状部にはボイド17を有する。ボーイング形状部底部は、高濃度不純物拡散半導体層を越えてシリコン半導体基板内に入り込み素子分離領域のリーク特性が向上する。【選択図】図9

請求項（抜粋）：

表面に高濃度不純物拡散半導体層及びこの高濃度不純物拡散半導体層上に形成された半導体活性層を有する半導体基板と、 前記半導体基板に形成され、素子領域を区画する素子分離領域とを具備し、 前記素子分離領域は、順テーパ形状部及び下部に繋がるボーイング形状部を有するディープトレンチであり、前記順テーパ形状部と前記ボーイング形状部との境界面は前記高濃度不純物拡散半導体層内に配置されていることを特徴とする半導体装置。

IPC (4件)：

H01L 21/76 ,  H01L 21/331 ,  H01L 29/732 ,  H01L 21/764

FI (3件)：

H01L21/76 L ,  H01L29/72 P ,  H01L21/76 A

Fターム (30件)：

5F003BA25 ,  5F003BA27 ,  5F003BA96 ,  5F003BB05 ,  5F003BB07 ,  5F003BC08 ,  5F003BE07 ,  5F003BH06 ,  5F003BH07 ,  5F003BP12 ,  5F003BP31 ,  5F003BP34 ,  5F032AA35 ,  5F032AA36 ,  5F032AA39 ,  5F032AA44 ,  5F032AA67 ,  5F032AA69 ,  5F032AA77 ,  5F032AC02 ,  5F032BA01 ,  5F032BA05 ,  5F032BB01 ,  5F032CA01 ,  5F032CA18 ,  5F032DA23 ,  5F032DA24 ,  5F032DA28 ,  5F032DA33 ,  5F032DA78

引用特許：

出願人引用 (1件)

• 半導体記憶装置
  公報種別：公開公報   出願番号：特願2001-124311   出願人：株式会社東芝