メモリセルの製造方法

発明者： , , ,
出願人/特許権者：
代理人 (1件)：矢野敏雄 (外4名)
公報種別：公表公報
出願番号（国際出願番号）：特願2000-564232
公開番号（公開出願番号）：特表2002-522903
出願日： 1999年07月05日
公開日（公表日）： 2002年07月23日
要約：

【要約】本発明は、少なくとも1つの選択トランジスタと、高誘電率-又は強誘電性の誘電体(11)を備えたメモリキャパシタとからなり、半導体基体(1)中もしくは半導体基体(1)上で、第1の平面中に選択トランジスタが配置され、かつ第2の平面中にメモリキャパシタが配置され、シリコンからなる第1のプラグ(6)によって第1の平面は第2の平面と電気的に接続しており、この第2のプラグはメモリキャパシタのメモリノード電極と電気的に接続されているメモリセルの製造方法に関する。この場合、第1のプラグ(6)は第2のプラグと直接接続している。この方法の場合第1のプラグ(6)は高誘電率-又は強誘電性の誘電体(11)のための熱処理工程の間にスペースホルダとして用いられる窒化ケイ素層(10)により保護され、この窒化ケイ素層(10)は後に第2のプラグ(13)のためにシリコンと置き換えられる。

請求項（抜粋）：

少なくとも1つの選択トランジスタと、高誘電率又は強誘電性の誘電体(11)を備えたメモリキャパシタとからなり、半導体基体(1)中もしくは半導体基体(1)上で、第1の平面中に選択トランジスタが配置され、かつ第2の平面中にメモリキャパシタが配置され、シリコンからなる第1のプラグ(6)によって第1の平面は第2の平面と電気的に接続されており、この第1のプラグ(6)に第2のプラグ(13)が接続しており、この第2のプラグ(13)はメモリキャパシタのメモリノード電極(12)と電気的に接続されているメモリセルの製造方法において、誘電体(11)を被着する前でかつメモリキャパシタ用のセルプレート電極(9)を形成させた後で、多結晶シリコン層(7)のウインド中で露出する第1のプラグ(6)の表面を、プレースホルダとしての絶縁層(10)で覆い、さらに誘電体(11)及び引き続きメモリノード電極(12)を形成させ、引き続き絶縁層(10)をシリコンで置き換え、このシリコンが第1のプラグ(6)と直接結合する形の第2のプラグ(13)を形成することを特徴とするメモリセルの製造方法。

IPC (3件)：

H01L 27/105 , H01L 21/8242 , H01L 27/108

FI (3件)：

H01L 27/10 444 B , H01L 27/10 621 B , H01L 27/10 651

Fターム (11件)：

5F083AD42 , 5F083FR02 , 5F083JA14 , 5F083JA17 , 5F083JA38 , 5F083JA39 , 5F083MA06 , 5F083MA17 , 5F083NA01 , 5F083PR29 , 5F083PR40

引用特許：

出願人引用 (2件)

電気デバイスおよびその製造方法
公報種別：公開公報出願番号：特願平9-086223 出願人：インターナショナル・ビジネス・マシーンズ・コーポレイション
障壁なし半導体メモリ装置の製造方法
公報種別：公表公報出願番号：特願平10-516107 出願人：シーメンスアクチエンゲゼルシヤフト

前のページに戻る