特許
J-GLOBAL ID：200903058564631594
半導体装置の製造方法
発明者：
,
,
,
,
,
出願人/特許権者：
代理人 (1件)：
工藤 実
公報種別：公開公報
出願番号（国際出願番号）：特願2002-101891
公開番号（公開出願番号）：特開2003-297920
出願日： 2002年04月03日
公開日（公表日）： 2003年10月17日
要約：
【要約】 (修正有)【課題】 デュアルダマシン構造を形成するときに、配線溝とビア孔との間のアライメントずれに起因してビア孔の径が細くなることを回避し、ビア孔を所望の径に形成する。【解決手段】 第1、第2層間絶縁膜4、6を形成する工程と、第1、第2マスク層7、8を形成する工程と、第2マスク層に配線溝形成パターンを形成する工程と、開口12aが設けられたレジスト膜12を形成する工程と、第2マスク層のうち、レジスト開口に露出している露出部分8aをエッチングして配線溝形成パターンを修正する工程と、レジスト膜をマスクとして、第1マスク層をエッチングしてビア孔形成用パターンを形成する工程と、配線溝形成用パターンに位置整合し、且つ、第2層間絶縁膜を貫通する配線溝と、ビア孔形成用パターンに位置整合し、且つ、第1層間絶縁膜を貫通するビア孔とを形成する工程とを備える。
請求項（抜粋）：
(a)有機材料により第1層間絶縁膜を形成する工程と、(b)前記第1層間絶縁膜の上面側に、有機材料により第2層間絶縁膜を形成する工程と、(c)前記第2層間絶縁膜の上に、第1マスク層を形成する工程と、(d)前記第1マスク層の上に第2マスク層を形成する工程と、(e)前記第2マスク層の一部を、前記第1マスク層がエッチングされないように選択的にエッチングして、配線溝形成パターンを形成する工程と、(f)前記第1マスク層及び第2マスク層を被覆するように、レジスト開口が設けられたレジスト膜を形成する工程と、(g)前記レジスト膜をマスクとして、前記第2マスク層のうち、前記レジスト開口に露出している露出部分を、前記第1マスク層がエッチングされないように選択的にエッチングして前記配線溝形成パターンを修正する工程と、(h)前記レジスト膜をマスクとして、前記第1マスク層をエッチングしてビア孔形成用パターンを形成する工程と、(i)前記(h)工程の後、前記配線溝形成用パターンに実質的に位置整合し、且つ、前記第2層間絶縁膜を貫通する配線溝と、前記ビア孔形成用パターンに実質的に位置整合し、且つ、前記第1層間絶縁膜を貫通するビア孔とを形成する工程とを備えた半導体装置の製造方法。
Fターム (28件)：
5F033HH11
, 5F033HH21
, 5F033HH32
, 5F033JJ11
, 5F033JJ21
, 5F033JJ32
, 5F033KK11
, 5F033MM01
, 5F033MM02
, 5F033MM12
, 5F033MM13
, 5F033NN06
, 5F033NN07
, 5F033QQ02
, 5F033QQ09
, 5F033QQ10
, 5F033QQ15
, 5F033QQ25
, 5F033QQ28
, 5F033QQ31
, 5F033QQ35
, 5F033QQ37
, 5F033RR01
, 5F033RR06
, 5F033RR21
, 5F033RR22
, 5F033RR24
, 5F033XX15
