特許
J-GLOBAL ID：200903058684683636

半導体装置及びその製造方法

発明者：
稲葉 聡

稲葉 聡 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (8件)： 鈴江 武彦 ,  河野 哲 ,  中村 誠 ,  蔵田 昌俊 ,  峰 隆司 ,  福原 淑弘 ,  村松 貞男 ,  橋本 良郎
公報種別：公開公報
出願番号（国際出願番号）：特願2004-229536
公開番号（公開出願番号）：特開2006-049628
出願日： 2004年08月05日
公開日（公表日）： 2006年02月16日
要約：
【課題】 SOI部の素子に対して閾値電圧の制御及び短チャネル効果の改善を比較的簡単に行うことのできる素子構造及びその製造方法を提供する。【解決手段】 半導体装置10は、支持基板13と、前記支持基板上に設けられ、5-10nmの厚さを有する埋め込み絶縁膜14と、前記埋め込み絶縁膜上に設けられたシリコン層15と、前記シリコン層に設けられたMOSFET11と、前記MOSFET11の下部にあって前記支持基板13中に局所的に設けられたトリプルウエル領域17、18とからなる。【選択図】 図1
請求項（抜粋）：
支持基板と、 前記支持基板上に設けられ、5-10nmの厚さを有する埋め込み絶縁膜と、 前記埋め込み絶縁膜上に設けられたシリコン層と、 前記シリコン層に設けられたMOSFETと、 前記MOSFETの下部にあって前記支持基板中に局所的に設けられたトリプルウエル領域と からなることを特徴とする半導体装置。
IPC (5件)：
H01L 29/786 ,  H01L 27/08 ,  H01L 21/823 ,  H01L 27/088 ,  H01L 27/092
FI (7件)：
H01L29/78 626C ,  H01L27/08 331E ,  H01L27/08 102B ,  H01L27/08 321B ,  H01L29/78 613A ,  H01L29/78 613Z ,  H01L29/78 617N
Fターム (32件)：
5F048AC01 ,  5F048AC04 ,  5F048BA01 ,  5F048BA16 ,  5F048BA19 ,  5F048BB14 ,  5F048BB15 ,  5F048BC05 ,  5F048BD04 ,  5F048BE02 ,  5F048BE09 ,  5F048BF16 ,  5F048BF18 ,  5F048BG13 ,  5F048DA01 ,  5F048DA09 ,  5F048DA23 ,  5F110AA08 ,  5F110BB04 ,  5F110CC02 ,  5F110DD05 ,  5F110DD13 ,  5F110DD22 ,  5F110EE30 ,  5F110EE31 ,  5F110GG02 ,  5F110GG12 ,  5F110GG52 ,  5F110HJ13 ,  5F110NN62 ,  5F110NN78 ,  5F110QQ11
引用特許：
出願人引用 (3件) 審査官引用 (2件)

前のページに戻る

TOP

BOTTOM