特許
J-GLOBAL ID:200903058870016550
半導体記憶装置のデータ書き込み方法及び半導体記憶装置
発明者:
,
,
出願人/特許権者:
代理人 (1件):
鈴江 武彦 (外6名)
公報種別:公開公報
出願番号(国際出願番号):特願2002-038244
公開番号(公開出願番号):特開2002-324400
出願日: 2002年02月15日
公開日(公表日): 2002年11月08日
要約:
【要約】【課題】 誤読み出し頻度をより少なくでき、かつデータ破壊の可能性も小さくなるデータ書き込み方法に対応可能な半導体記憶装置を提供すること。【解決手段】 第1メモリセルを有する第1メモリセルブロックに電気的に接続された第1データ転送線BL1と、第1メモリセルに隣接した第2メモリセルを有する第2メモリセルブロックに電気的に接続された第2データ転送線BL2と、データ再生可能なデータレジスタR1と、データレジスタR1に電気的に接続されたデータレジスタTR1,TR3と、N2ノードを、データレジスタTR1に保持されたデータに基づき、充電又は放電させる充電/放電回路10と、N2ノードとデータ転送線BL1,BL2のいずれかとを互いに電気的に接続する第1接続回路Q1,Q2と、データ再生可能なデータレジスタR2と、データレジスタR2とN2ノードとを互いに電気的に接続する第2接続回路Q5とを具備する。
請求項(抜粋):
少なくとも1個の第1メモリセルを有する、データの再書き込みが可能な第1メモリセルブロックと、前記第1メモリセルに隣接した少なくとも1個の第2メモリセルを有する、データの再書き込みが可能な第2メモリセルブロックとを有する半導体記憶装置のデータ書き込み方法であって、前記第1メモリセルへのデータ書き込みを行い、前記第1メモリセルへのデータ書き込みに続けて、前記第2メモリセルへのデータ書き込みを行い、前記第2メモリセルへのデータ書き込みを行った後に、前記第1メモリセルのデータ判定を行い、前記データ判定の結果、前記第1メモリセルのデータが未達の場合に、前記第1メモリセルへのデータ再書き込みを行うことを特徴とする半導体記憶装置のデータ書き込み方法。
IPC (6件):
G11C 16/02
, G11C 16/06
, H01L 21/8247
, H01L 27/115
, H01L 29/788
, H01L 29/792
FI (7件):
G11C 17/00 611 A
, G11C 17/00 641
, G11C 17/00 634 G
, G11C 17/00 634 B
, G11C 17/00 634 Z
, H01L 27/10 434
, H01L 29/78 371
Fターム (50件):
5B025AA03
, 5B025AB01
, 5B025AC01
, 5B025AD04
, 5B025AD05
, 5B025AD06
, 5B025AD08
, 5B025AD11
, 5B025AE08
, 5F083EP02
, 5F083EP18
, 5F083EP22
, 5F083EP44
, 5F083EP55
, 5F083EP76
, 5F083EP77
, 5F083EP79
, 5F083ER03
, 5F083ER21
, 5F083GA15
, 5F083HA02
, 5F083JA05
, 5F083JA06
, 5F083JA14
, 5F083JA15
, 5F083JA33
, 5F083JA35
, 5F083JA37
, 5F083JA39
, 5F083JA40
, 5F083JA53
, 5F083LA03
, 5F083NA01
, 5F083ZA21
, 5F101BA23
, 5F101BA26
, 5F101BA29
, 5F101BA35
, 5F101BA36
, 5F101BA45
, 5F101BC02
, 5F101BD02
, 5F101BD30
, 5F101BD34
, 5F101BD35
, 5F101BD39
, 5F101BE02
, 5F101BE05
, 5F101BE07
, 5F101BF05
引用特許:
前のページに戻る