特許
J-GLOBAL ID:200903058898186214
表示装置、表示装置の駆動方法および電子機器
発明者:
,
出願人/特許権者:
代理人 (1件):
船橋 國則
公報種別:公開公報
出願番号(国際出願番号):特願2007-278291
公開番号(公開出願番号):特開2009-109521
出願日: 2007年10月26日
公開日(公表日): 2009年05月21日
要約:
【課題】表示装置の高精細化に伴って画素サイズの微細化が進められても、各補正時間、特に移動度補正の補正時間として十分な時間を確保できるようにする。【解決手段】画素アレイ部30の同一画素行における例えば2つの画素20i,20i+1を単位とし、この単位となる2つの画素20i,20i+1に対して有機EL素子21i,21i+1以外の1画素分の画素回路200を共通に設けるとともに、2つの画素20i,20i+1を選択的に順バイアス状態にするようにして、当該画素回路200によって有機EL素子21i,21i+1を時分割にて選択的に駆動する構成を採る。これにより、保持容量24および補助容量26の各容量値Cs,Csubを、画素ごとに画素回路200を配置する場合に比べて2倍以上に設定し、これら容量値Cs,Csubで決まる移動度補正の最適補正時間tとして十分な時間を確保する。【選択図】図11
請求項(抜粋):
電気光学素子を含む画素が行列状に配置されてなる画素アレイ部と、
映像信号を書き込む書き込みトランジスタと、前記書き込みトランジスタによって書き込まれた前記映像信号を保持する保持容量と、前記保持容量に保持された前記映像信号に基づいて前記電気光学素子を駆動する駆動トランジスタとを有し、前記画素アレイ部の同一画素行の複数の画素に対して共通に設けられた画素回路と、
前記複数の画素に含まれる前記電気光学素子の各々を時分割にて選択的に順バイアス状態にする複数の走査回路と
を備えたことを特徴する表示装置。
IPC (3件):
G09G 3/30
, G09G 3/20
, H01L 51/50
FI (14件):
G09G3/30 J
, G09G3/20 641C
, G09G3/20 624B
, G09G3/20 611F
, G09G3/20 680G
, G09G3/20 622D
, G09G3/20 624E
, G09G3/20 611H
, G09G3/20 624D
, G09G3/20 642A
, G09G3/20 611J
, G09G3/20 621F
, G09G3/20 670K
, H05B33/14 A
Fターム (28件):
3K107AA01
, 3K107BB01
, 3K107CC21
, 3K107CC33
, 3K107CC35
, 3K107EE03
, 3K107HH04
, 3K107HH05
, 5C080AA06
, 5C080BB06
, 5C080CC03
, 5C080DD05
, 5C080DD07
, 5C080DD08
, 5C080DD25
, 5C080DD28
, 5C080DD29
, 5C080EE29
, 5C080FF11
, 5C080HH09
, 5C080JJ02
, 5C080JJ03
, 5C080JJ04
, 5C080JJ05
, 5C080JJ06
, 5C080KK04
, 5C080KK07
, 5C080KK43
引用特許:
出願人引用 (1件)
-
画素回路及び表示装置
公報種別:公開公報
出願番号:特願2004-323044
出願人:ソニー株式会社
審査官引用 (6件)
全件表示
前のページに戻る