特許
J-GLOBAL ID：200903058955189861
LSIの素子配置方法及び装置
発明者：
出願人/特許権者：
代理人 (1件)：
鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平6-009461
公開番号（公開出願番号）：特開平6-314316
出願日： 1994年01月31日
公開日（公表日）： 1994年11月08日
要約：
【要約】【目的】 回路全体を考慮した高品質の素子配置結果を高速に与えるLSIの素子配置方法及び装置を提供すること。【構成】 第1端及び第2端を有する回路図に含まれる素子列からなるブランチの並び順に従って素子を配置するLSI素子配置方法において、前記回路図に含まれる所定数のブランチのデータを前記回路図の第1端側から順に所定の数重複するように抽出する部分回路抽出ステップと、抽出された前記ブランチのデータに遺伝アルゴリズムを用いた素子配置操作を施すことにより、前記ブランチのデータに含まれる全素子の配置座標データを含む素子配置結果を生成する素子配置ステップとを備えた。
請求項（抜粋）：
第1端及び第2端を有する回路図に含まれる素子列からなるブランチの並び順に従って素子を配置するLSI素子配置方法において、前記回路図に含まれる所定数のブランチのデータを前記回路図の第1端側から順に所定の数重複するように抽出する部分回路抽出ステップと、抽出された前記ブランチのデータに遺伝アルゴリズムを用いた素子配置操作を施すことにより、前記ブランチのデータに含まれる全素子の配置座標データを含む素子配置結果を生成する素子配置ステップと、を具備することを特徴とするLSI素子配置方法。
IPC (4件)：
G06F 15/60 370
, H01L 21/82
, H01L 27/04
, G06F 9/44 330
