特許

J-GLOBAL ID：200903059226923241

半導体装置の製造方法

発明者： 木村 忠之
出願人/特許権者： ソニー株式会社
代理人 (1件)： 松隈 秀盛
公報種別：公開公報
出願番号（国際出願番号）：特願平11-036237
公開番号（公開出願番号）：特開2000-235969
出願日： 1999年02月15日
公開日（公表日）： 2000年08月29日
要約：

【要約】【課題】 半導体装置の製造方法、特にシャロートレンチアイソレーションプロセスにおける素子形成領域を設計寸法通りに形成する。【解決手段】 半導体基板10の一主面上の全面に絶縁膜13及び反射防止膜14を順次形成する工程と、反射防止膜14上に所定パターンのフォトレジスト膜15を形成する工程と、イオン注入法によりフォトレジスト膜15表面に硬化層18aを形成する工程と、フォトレジスト膜15をマスクとして、異方性エッチングにより順次反射防止膜14及び絶縁膜13をパターン化する工程と、パターン化した絶縁膜13aをマスクとして異方性エッチングにより半導体基板10に溝10tを形成する工程を有する。

請求項（抜粋）：

半導体基板の一主面上の全面に絶縁膜及び反射防止膜を順次形成する工程と、前記反射防止膜上に所定パターンのフォトレジスト膜を形成する工程と、イオン注入法により該フォトレジスト膜表面に硬化層を形成する工程と、該フォトレジスト膜をマスクとして、異方性エッチングにより順次前記反射防止膜及び前記絶縁膜をパターン化する工程と、前記パターン化した絶縁膜をマスクとして異方性エッチングにより前記半導体基板に溝を形成する工程を有することを特徴とする半導体装置の製造方法。

IPC (3件)：

H01L 21/3065 ,  H01L 21/027 ,  H01L 21/76

FI (4件)：

H01L 21/302 H ,  H01L 21/30 570 ,  H01L 21/30 574 ,  H01L 21/76 L

Fターム (23件)：

5F004AA04 ,  5F004AA11 ,  5F004BA04 ,  5F004BB13 ,  5F004DA01 ,  5F004DA23 ,  5F004DA26 ,  5F004DB03 ,  5F004DB07 ,  5F004EA04 ,  5F004EA19 ,  5F004EA22 ,  5F004EB04 ,  5F004FA02 ,  5F032AA35 ,  5F032AA44 ,  5F032AA66 ,  5F032DA23 ,  5F032DA25 ,  5F032DA33 ,  5F032DA77 ,  5F046AA17 ,  5F046PA07

引用特許：

審査官引用 (3件)

• ドライエッチング方法
  公報種別：公開公報   出願番号：特願平5-236271   出願人：ソニー株式会社
• 単結晶シリコンのエッチング方法
  公報種別：公開公報   出願番号：特願平9-224179   出願人：アプライドマテリアルズインコーポレイテッド
• パターン形成方法
  公報種別：公開公報   出願番号：特願平9-242168   出願人：株式会社東芝