特許

J-GLOBAL ID：200903059266079770

高電圧MOSFETの構造とその製作のためのプロセス

発明者： リッカルド デ ペトロ ,  パオラ ガルビアティ ,  ミケーレ パルミエーリ ,  クラウディオ コンティエロ
出願人/特許権者： エスジーエス-トムソン マイクロエレクトロニクス エッセ エッレ エーレ
代理人 (1件)： 三好 秀和 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-033939
公開番号（公開出願番号）：特開平8-255913
出願日： 1996年02月21日
公開日（公表日）： 1996年10月01日
要約：

【要約】【課題】 従来の構造に比べて、より狭い面積を占有する高電圧MOSFETトランジスタの構造及び、このような構造を製作するプロセスとを提供する。【解決手段】 シリコンの面積を節約して、固有抵抗 RDS on を減少させるため、ゲート電極及びフィールド電極として働く多結晶シリコン14のストリップをマスクとして用いた選択・異方性エッチングによって得られるフィールド酸化膜11の開口部を介してシリコンのドーピング物質Nを注入することによって高濃度ドレイン領域16が形成される。

請求項（抜粋）：

少なくとも一対のモジュール機能エレメントによって構成される単結晶シリコン層(10)上の高電圧MOSFETトランジスタの構造において、シリコン層(10)の表面によって境界が定められるチャネル・ゾーンを具備する反対の導電型の領域(13)によって分離されている、それぞれ、ソース領域とドレイン領域として機能する同じ導電型(N)の第1領域(15)及び第2領域(16、10)であって、第2領域(16、10)が、前記反対の導電型の領域(13)とともに、前記表面によって境界が定められる接合を形成し、かつ同じ表面によって境界が定められる高濃度領域(16)を含んでいる、シリコン層(10)の第1領域(15)及び第2領域(16、10)と、チャネル・ゾーンと高濃度領域(16)との間の層(10)の表面上に形成された二酸化シリコンの比較的厚い絶縁エレメント(11a)と、ゲート誘電体として機能するチャネル・ゾーンの上の表面に形成された二酸化シリコンの比較的薄い層(12)と、二酸化シリコンの比較的薄い層(12)上と、二酸化シリコンの比較的厚い絶縁エレメント(11a)上を伸延する、ゲート電極として及び前記接合のためのフィールド電極として機能する導電性物質の層(14)と、トランジスタのソース・ターミナル(S)とドレイン・ターミナル(D)とゲート・ターミナル(G)とを、それぞれ形成するための、第1領域(15)、高濃度領域(16)、及び導電性物質のストリップ(14)への電気的接続手段(20、22、23)とを備えており、導電性物質のストリップ(14)が、二酸化シリコンの比較的厚い絶縁エレメント(11a)を完全に覆っていることを特徴とする高電圧MOSFETトランジスタの構造。

FI (2件)：

H01L 29/78 301 D ,  H01L 29/78 301 W

引用特許：

審査官引用 (2件)

• 特開平4-273165
  
• MOS型半導体装置とその製造方法
  公報種別：公開公報   出願番号：特願平4-109314   出願人：株式会社リコー