特許
J-GLOBAL ID：200903059287153180
自己学習型積和演算回路素子及び回路
発明者：
出願人/特許権者：
代理人 (1件)：
杉村 暁秀 (外5名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-224111
公開番号（公開出願番号）：特開平6-068288
出願日： 1992年08月24日
公開日（公表日）： 1994年03月11日
要約：
【要約】【目的】 本発明は、ニューラルネットワークにおいて1つのニューロン回路に入力される多数の信号に重み付けをして加算するための積和演算回路素子及び回路に関するもので、容量、抵抗、ユニジャンクショントランジスタなどからなる簡単なパルス発生回路を接続することにより、出力パルスの間隔が学習によって変化する自己学習ニューロン回路が提供できる。【構成】 絶縁物基板上に横方向にpnpあるいはnpn構造を持つ単結晶半導体薄膜をストライプ状に形成し、その上に少なくとも半導体ストライプを覆うように強誘電性を示す薄膜を堆積し、さらにその上に半導体ストライプと直角、あるいは適当な角度をもって交わるように、金属あるいは多結晶半導体からなるストライプ状の電極を形成することを特徴とする積和演算回路素子。
請求項（抜粋）：
絶縁物基板上に横方向にpnpあるいはnpn構造を持つ単結晶半導体薄膜をストライプ状に形成し、その上に少なくともこの半導体ストライプ構造を覆うように強誘電性薄膜を堆積し、さらにその上に半導体ストライプと直角、あるいは適当な角度をもって交わるように、金属あるいは多結晶半導体からなるストライプ状の電極を形成することを特徴とする積和演算回路素子。
IPC (2件)：
前のページに戻る
