特許

J-GLOBAL ID：200903059325997532

半導体装置の製造方法

発明者： 峰地 輝
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 若林 忠
公報種別：公開公報
出願番号（国際出願番号）：特願平7-052699
公開番号（公開出願番号）：特開平8-250739
出願日： 1995年03月13日
公開日（公表日）： 1996年09月27日
要約：

【要約】【目的】 多結晶シリコン等の活性層薄膜の高濃度不純物拡散層領域の低抵抗化を実現し、制御性に優れた薄膜のチタンシリサイド層を形成する方法を実現すること。【構成】 絶縁基板あるいは絶縁膜上に半導体薄膜を形成する第1の工程と、前記半導体薄膜上に絶縁膜を介してゲート電極を形成する第2の工程と、半導体薄膜に高濃度不純物を導入してソース領域およびドレイン領域とを形成する第3の工程と、前記ゲート電極、ソース領域およびドレイン領域に高融点金属を堆積させ、シリサイド化熱処理により、前記ゲート電極および薄膜のソース、ドレイン領域の上部に選択的にシリサイド層を形成する第4の工程を有する半導体装置の製造方法において、半導体薄膜の厚さを500Å以下とする。

請求項（抜粋）：

絶縁基板あるいは絶縁膜上に半導体薄膜を形成する第1の工程と、前記半導体薄膜上に絶縁膜を介してゲート電極を形成する第2の工程と、半導体薄膜に高濃度不純物を導入してソース領域およびドレイン領域とを形成する第3の工程と、前記ゲート電極、ソース領域およびドレイン領域に高融点金属を堆積させ、シリサイド化熱処理により、前記ゲート電極および薄膜のソース、ドレイン領域の上部に選択的にシリサイド層を形成する第4の工程を有する半導体装置の製造方法において、半導体薄膜の厚さを500Å以下とすることを特徴とする半導体装置の製造方法。

IPC (3件)：

H01L 29/786 ,  H01L 21/336 ,  H01L 21/285 301

FI (4件)：

H01L 29/78 616 K ,  H01L 21/285 301 T ,  H01L 29/78 616 T ,  H01L 29/78 616 V

引用特許：

審査官引用 (2件)

• 特開平3-203322
  
• 半導体装置
  公報種別：公開公報   出願番号：特願平3-060253   出願人：富士ゼロックス株式会社