特許
J-GLOBAL ID:200903059381542262
ゲート制御電荷蓄積を用いた撮像
発明者:
出願人/特許権者:
代理人 (5件):
吉武 賢次
, 橘谷 英俊
, 佐藤 泰和
, 吉元 弘
, 川崎 康
公報種別:公表公報
出願番号(国際出願番号):特願2006-524727
公開番号(公開出願番号):特表2007-503722
出願日: 2004年08月18日
公開日(公表日): 2007年02月22日
要約:
画素セルは、電荷を生成する光電変換素子と、制御ゲートの制御下で光生成電荷を蓄積するゲート制御電荷蓄積領域とを含む。この電荷蓄積領域は、埋込みチャネルを有する単一CCDステージとすることができ、そのため効率のよい電荷転送および低い電荷損失を得ることができる。この電荷蓄積領域は、トランジスタのゲートに隣接している。トランジスタ・ゲートは光電変換素子に隣接し、制御ゲートと共に、光生成電荷を光電変換素子から電荷蓄積領域に転送する。
請求項(抜粋):
電荷を生成する光電変換素子と、
制御ゲートの制御下で前記光生成電荷を蓄積するゲート制御電荷蓄積領域と、
前記光電変換素子と前記電荷蓄積領域との間にゲートを有し、光生成電荷を前記光電変換素子から前記電荷蓄積領域に転送する第1のトランジスタとを備える画素セル。
IPC (2件):
FI (3件):
H01L27/14 A
, H04N5/335 E
, H04N5/335 U
Fターム (34件):
4M118AA01
, 4M118AA03
, 4M118AA05
, 4M118AA10
, 4M118AB01
, 4M118BA14
, 4M118CA04
, 4M118CA05
, 4M118CA09
, 4M118CB01
, 4M118CB02
, 4M118DA03
, 4M118DA20
, 4M118DB09
, 4M118DD04
, 4M118DD10
, 4M118DD12
, 4M118EA15
, 4M118EA17
, 4M118FA27
, 4M118FA33
, 4M118FA34
, 4M118FA42
, 5C024CX03
, 5C024CY47
, 5C024GX03
, 5C024GX16
, 5C024GX18
, 5C024GY31
, 5C024HX01
, 5C024HX35
, 5C024HX40
, 5C024HX41
, 5C024JX21
引用特許:
前のページに戻る