特許

J-GLOBAL ID：200903059441265743

半導体記憶素子のエラーフェイルセーフ処理方法

発明者： 原田 良一 ,  鈴木 英治 ,  新井 健司 ,  関口 玲
出願人/特許権者： 株式会社ボッシュオートモーティブシステム
代理人 (1件)： 安孫子 勉
公報種別：公開公報
出願番号（国際出願番号）：特願2003-386434
公開番号（公開出願番号）：特開2005-149183
出願日： 2003年11月17日
公開日（公表日）： 2005年06月09日
要約：

【課題】データメモリのセル故障が生じても装置の停止に至ることなく可能な限りデータの正常な読み出し書き込みの続行を可能とする。【解決手段】 車両の変速機用電子制御ユニット5内に設けられ間接アドレッシングによりデータの書き込み、読み出しがなされる第2のメモリ5Aの記憶エリアの一部に故障が発生した際に、未使用の記憶領域があるか否かが判定され、未使用の記憶エリア有りと判定されると、間接アドレッシングにおけるポインタによって指示されている当該故障が生じた記憶エリアのアドレスが未使用の記憶エリアのアドレスに書き換えられて、メモリエラーが生じても直ちに部品交換を施すことなく変速機用電子制御ユニット5の正常動作が確保可能となっている。【選択図】図2

請求項（抜粋）：

任意にデータの書き込み、読み出しが可能に構成されてなる半導体記憶素子のエラーフェイルセーフ処理方法であって、 前記半導体記憶素子は、間接アドレッシングによりデータの書き込み、読み出しがなされるものであって、当該半導体記憶素子の記憶エリアの一部に故障が発生した際に、未使用の記憶領域があるか否かを判定し、未使用の記憶エリアがあると判定された場合に、前記間接アドレッシングにおけるポインタが指示する前記故障が生じた記憶エリアのアドレスを前記未使用の記憶エリアのアドレスに書き換えることを特徴とする半導体記憶素子のエラーフェイルセーフ処理方法。

IPC (1件)：

G06F12/16

FI (1件)：

G06F12/16 310Q

Fターム (3件)：

5B018GA04 ,  5B018KA14 ,  5B018NA06

引用特許：

出願人引用 (1件)

• 記憶装置
  公報種別：公開公報   出願番号：特願平10-334407   出願人：株式会社アドバンテスト