特許
J-GLOBAL ID：200903059478509286
シリコン半導体基板及びその製造方法
発明者：
,
,
,
,
出願人/特許権者：
,
代理人 (1件)：
石原 詔二
公報種別：公開公報
出願番号（国際出願番号）：特願2003-030642
公開番号（公開出願番号）：特開2004-265918
出願日： 2003年02月07日
公開日（公表日）： 2004年09月24日
要約：
【課題】{110}面のキャリア移動度、特にn型FETのキャリアである電子の移動度がより高い値を示す半導体集積回路素子用シリコン半導体基板を製造するためになされたものであり、特別な洗浄を用いず従来のRCA洗浄を用い、またラジカル酸化を行うことなく、原子レベルで表面が平坦化され、表面ラフネスが低減されたシリコン半導体基板及びその製造方法を提供する。【解決手段】{110}面又は{110}面を傾けた面を主面とするシリコン半導体基板であって、その表面に平均的に<110>方向に沿った原子レベルのステップを有するようにした。【選択図】 図1
請求項（抜粋）：
{110}面又は{110}面を傾けた面を主面とするシリコン半導体基板であって、その表面に平均的に<110>方向に沿った原子レベルのステップを有することを特徴とするシリコン半導体基板。
IPC (2件)：
FI (2件)：
H01L21/02 B
, C30B29/06 A
4G077AA02
, 4G077AB02
, 4G077BA04
, 4G077ED05
, 4G077ED06
, 4G077FE02
, 4G077FG16
