特許

J-GLOBAL ID：200903059562744339

半導体装置の製造方法

発明者： 村本 琢由起
出願人/特許権者： 広島日本電気株式会社
代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-013131
公開番号（公開出願番号）：特開平8-204149
出願日： 1995年01月30日
公開日（公表日）： 1996年08月09日
要約：

【要約】【目的】DRAMのメモリセル等のキャパシタの電極の表面積を簡便に拡大する方法を提供し、半導体デバイスの高密度あるいは微細化を容易にする。【構成】下部電極、誘電体膜および上部電極を有して構成されるキャパシタを備えた半導体装置の製造方法において、前記下部電極の製造方法が、酸素元素を含有するシリコン層と酸素元素を含有しないシリコン層とを交互に積層した構造の積層シリコン膜を形成する工程と、前記積層シリコン膜をパターニングする工程と、下部電極となる前記パターニングした積層シリコン膜に凹凸を形成する工程とを含む。

請求項（抜粋）：

下部電極、誘電体膜および上部電極を有して構成されるキャパシタを備えた半導体装置の製造方法において、前記下部電極の製造方法が、酸素元素を含有するシリコン層と酸素元素を含有しないシリコン層とを交互に積層した構造の積層シリコン膜を形成する工程と、前記積層シリコン膜をパターニングする工程と、下部電極となる前記パターニングした積層シリコン膜に凹凸を形成する工程と、を含むことを特徴とする半導体装置の製造方法。

IPC (6件)：

H01L 27/108 ,  H01L 21/8242 ,  H01L 21/205 ,  H01L 21/28 ,  H01L 21/28 301 ,  H01L 21/3065

FI (2件)：

H01L 27/10 621 A ,  H01L 21/302 F

引用特許：

審査官引用 (2件)

• 半導体記憶装置およびその製造方法
  公報種別：公開公報   出願番号：特願平3-277833   出願人：日本電気株式会社
• 特開平4-264766