強誘電体メモリおよびこれを用いたカードおよびカードシステム

発明者： ,
出願人/特許権者： ,
代理人 (1件)：則近憲佑
公報種別：公開公報
出願番号（国際出願番号）：特願平7-170527
公開番号（公開出願番号）：特開平8-124379
出願日： 1995年07月06日
公開日（公表日）： 1996年05月17日
要約：

【要約】【目的】強誘電体メモリにおいて、パワーオン信号によって強誘電体メモリセルの分極が反転することを防止し、その記憶データか破壊されることを防止する。【構成】強誘電体メモリセルのアレイ10と、同一行のセルトランジスタQのゲートに共通に接続された複数本のワード線WLiと、同一行のセルキャパシタCのプレートに共通に接続された複数本のプレート線PLiと、同一列のセルトランジスタの一端に共通に接続された複数本のビット線BLi、/BLiと、電源投入時に一定時間所定レベルになるパワーオン信号を発生するパワーオンリセット回路13と、ビット線の全ておよびプレート線の全てと所定電位ノードとの間にそれぞれ接続され、パワーオン信号によりそれぞれ一定時間オン状態になるように制御される複数個のスイッチ用トランジスタQ1、Q2とを有する誤書込み防止回路14とを具備することを特徴とする。

請求項（抜粋）：

電極間絶縁膜に強誘電体を用いた情報記憶用のキャパシタと電荷転送用のMOSトランジスタとが直列に接続されてなるメモリセルが行列状に配列されたメモリセルアレイと、それぞれ同一行のメモリセルのMOSトランジスタのゲートに共通に接続された複数本のワード線と、それぞれ同一行のメモリセルのキャパシタのプレートに共通に接続された複数本のプレート線と、それぞれ同一列のメモリセルのMOSトランジスタの一端に共通に接涜された複数本のビット線と、アドレス信号に基づいて前記複数本のワード線のうちの一部を選択するワード線選択回路と、前記アドレス信号に基づいて前記複数本のプレート線のうちの一部を選択し、このプレート線の電圧を制御するプレート線選択回路と、電源投入時に一定時間所定レベルになるパワーオン信号を発生するパワーオンリセット回路と、前記ビット線の全てと所定電位ノードとの間にそれぞれ接続され、電源投入時に前記パワーオン信号によりそれぞれ一定時問オン状態になるように制御される複数個の第1のスイッチ用トランジスタを有する誤書込み防止回路とを具備することを特徴とする強誘電体メモリ。

IPC (6件)：

G11C 11/22 , G11C 14/00 , G11C 29/00 , H01L 27/10 451 , H01L 27/108 , H01L 21/8242

FI (2件)：

G11C 11/34 352 A , H01L 27/10 651

引用特許：

審査官引用 (4件)

特開平2-087394
特開昭62-078646
シーケンス型ラッチ型行ラインリピータを有する半導体メモリ
公報種別：公開公報出願番号：特願平3-245525 出願人：エスジーエス-トムソン・マイクロエレクトロニクス・インコーポレイテッド

全件表示

前のページに戻る