特許
J-GLOBAL ID：200903059624897315
薄膜トランジスタの製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
杉村 次郎
公報種別：公開公報
出願番号（国際出願番号）：特願平6-202998
公開番号（公開出願番号）：特開平8-051212
出願日： 1994年08月05日
公開日（公表日）： 1996年02月20日
要約：
【要約】【目的】 製造工程を簡略化でき、しかもゲート絶縁膜等を損傷することなくトランジスタの特性劣化を防止し、また層間絶縁歩留りを向上させる、薄膜トランジスタの製造方法を提供する。【構成】 ガラス基板11上のN型及びP型MOSトランジスタ形成領域にゲート電極12に自己整合的にP型不純物領域16を形成した後、非自己整合的に形成した特定レジストパターン17を用いてN型MOSトランジスタ形成領域に不純物をイオン注入して非自己整合的にソース・ドレインを形成する。これによって、フォトレジストのみを注入マスクとして用いるだけで、各導電型のMOSトランジスタのソース・ドレインが形成でき、製造工程数を大幅に削減することができる。
請求項（抜粋）：
基板のP型MOSトランジスタ形成領域とN型MOSトランジスタ形成領域とに、ゲート電極とゲート絶縁膜と半導体層とを形成する工程と、前記ゲート電極のそれぞれの上方に各ゲート電極に対して自己整合的にゲート対応レジストパターンを形成する工程と、前記ゲート対応レジストパターンをマスクとして用いてP型及びN型のうち一方の導電型の不純物を前記半導体層にイオン注入してソース・ドレインを形成する工程と、他方の導電型のMOSトランジスタ形成領域以外の領域を覆い且つ該他方の導電型のMOSトランジスタのゲート電極上方を覆うゲートパターンレジスト部を有する特定レジストパターンを非自己整合的に形成する工程と、前記特定レジストパターンをマスクとして用いて前記半導体層中に他方の導電型の不純物を、前記一方の導電型のMOSトランジスタのソース・ドレインの不純物濃度より高濃度になるようにイオン注入してソース・ドレインを形成する工程と、を備えたことを特徴とする薄膜トランジスタの製造方法。
IPC (3件)：
H01L 29/786
, H01L 21/336
, H01L 27/08 331
H01L 29/78 616 L
, H01L 29/78 613 A
