特許

J-GLOBAL ID：200903059675876053

デュアルダマシン法による銅ゲートおよびそのインタコネクト

発明者： シェン テン スー ,  ダビット ラッセル エバンス
出願人/特許権者： シャープ株式会社
代理人 (1件)： 山本 秀策
公報種別：公開公報
出願番号（国際出願番号）：特願2002-079751
公開番号（公開出願番号）：特開2002-329866
出願日： 2002年03月20日
公開日（公表日）： 2002年11月15日
要約：

【要約】【課題】 メタルゲートおよびそのインタコネクトを単一処理する低コストメタルゲート製造技術を提供すること。【解決手段】 本発明の方法により、上に絶縁領域を有するシリコン基板を調製し、アクティブ領域のゲート領域に絶縁層を形成し、第1のバリアメタル層を堆積し、ゲートプレースホルダー層を第1のバリアメタル層上に堆積してエッチングし、ゲートスタックを形成し、ゲートスタックの周りに酸化物側壁を構築し、アクティブ領域にソース領域およびドレイン領域を形成し、その構造上に堆積される酸化物層をエッチングし、ゲートプレースホルダーレベルまでのデュアルダマシントレンチとソース領域およびドレイン領域用のビアを形成し、ゲートプレースホルダーを除去し、第2のバリアメタル層を堆積し、銅をデュアルダマシントレンチおよびビアに堆積し、余分な銅および第2のバリアメタル層の全ての部分を最終的に堆積された酸化物層のレベルまで除去する。

請求項（抜粋）：

同時に形成されるゲートおよびそのインタコネクトを有する半導体デバイスを形成する方法であって、上に絶縁領域を有するシリコン基板を調製する工程と、アクティブ領域のゲート領域において、絶縁層を形成する工程と、第1のバリアメタル層を堆積する工程と、ゲートプレースホルダー層を該第1のバリアメタル層上に堆積する工程と、該ゲートプレースホルダー層および該第1のバリアメタル層をエッチングして、ゲートスタックを形成する工程と、該ゲートスタックの周りに酸化物側壁を構築する工程と、該アクティブ領域において、ソース領域およびドレイン領域を形成する工程と、その構造上に酸化物層を堆積し、該酸化物層をエッチングして、該ゲートプレースホルダーのレベルまでのデュアルダマシントレンチと、該ソース領域およびドレイン領域用のビアとを形成する工程と、該ゲートプレースホルダーを除去する工程と、第2のバリアメタル層を堆積する工程と、銅を該デュアルダマシントレンチおよび該ビアに堆積する工程と、余分な銅および該第2のバリアメタル層の全ての部分を最終的に堆積された酸化物層のレベルまで除去する工程と、を含む、方法。

IPC (4件)：

H01L 29/78 ,  H01L 21/336 ,  H01L 21/768 ,  H01L 29/43

FI (4件)：

H01L 29/78 301 G ,  H01L 29/62 G ,  H01L 21/90 C ,  H01L 29/78 301 P

Fターム (87件)：

4M104AA01 ,  4M104BB04 ,  4M104BB30 ,  4M104BB32 ,  4M104BB33 ,  4M104BB36 ,  4M104CC01 ,  4M104CC05 ,  4M104DD03 ,  4M104DD04 ,  4M104DD16 ,  4M104DD63 ,  4M104DD75 ,  4M104DD91 ,  4M104EE03 ,  4M104EE09 ,  4M104EE16 ,  4M104FF17 ,  4M104FF18 ,  4M104GG09 ,  4M104HH16 ,  4M104HH20 ,  5F033HH11 ,  5F033HH18 ,  5F033HH21 ,  5F033HH27 ,  5F033HH30 ,  5F033HH32 ,  5F033HH33 ,  5F033HH34 ,  5F033JJ11 ,  5F033JJ18 ,  5F033JJ21 ,  5F033JJ27 ,  5F033JJ30 ,  5F033JJ32 ,  5F033JJ33 ,  5F033JJ34 ,  5F033KK01 ,  5F033MM02 ,  5F033MM12 ,  5F033MM13 ,  5F033NN06 ,  5F033NN07 ,  5F033QQ08 ,  5F033QQ09 ,  5F033QQ10 ,  5F033QQ12 ,  5F033QQ19 ,  5F033QQ48 ,  5F033QQ58 ,  5F033QQ65 ,  5F033RR03 ,  5F033RR04 ,  5F033RR06 ,  5F033SS11 ,  5F033SS27 ,  5F033TT08 ,  5F033VV06 ,  5F033WW02 ,  5F033XX10 ,  5F033XX33 ,  5F140AA40 ,  5F140BA01 ,  5F140BC06 ,  5F140BD04 ,  5F140BD11 ,  5F140BE07 ,  5F140BF10 ,  5F140BF11 ,  5F140BF15 ,  5F140BF20 ,  5F140BF21 ,  5F140BF25 ,  5F140BG03 ,  5F140BG12 ,  5F140BG36 ,  5F140BG40 ,  5F140BG52 ,  5F140BG53 ,  5F140BK02 ,  5F140BK13 ,  5F140CB04 ,  5F140CC03 ,  5F140CC12 ,  5F140CE07 ,  5F140CF05

引用特許：

審査官引用 (1件)

• サブミクロン金属ゲートMOSトランジスタおよびその形成方法
  公報種別：公開公報   出願番号：特願平10-336093   出願人：シャープ株式会社, シャープ・マイクロエレクトロニクス・テクノロジー・インコーポレイテッド